数字电子技术复习题资料.doc

《数字电子技术复习题资料.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、精品好文档，推荐学习交流一、填空题1.二进制数10111111对应的十六进制数为BF，十进制数为191。2.8421BCD码中的1000代表十进制数的8。3.逻辑函数的非函数=。4.TTL三态输出门电路有低电平、高电平、高阻三种状态。5.漏极开路(OD)门工作时必须外接电压和电阻，多个OD门输出端并联到一起可实现线与功能。6.锁存器是一种对脉冲电平敏感的存储单元电路，而触发器是一种对脉冲边沿敏感的存储电路。7.触发器有两个稳态，存储8位二进制信息要8个触发器。8.J-K触发器的特性方程为：。9.(10110010.1011)2=

2、(262.54)8=(B2.B)16。10.5421BCD码中的1001代表十进制数中的6。11.已知逻辑函数的对偶式为+，则它的原函数为。12.T触发器的特性方程为：。13.集电极开路(OC)门工作时必须外接电压和电阻，多个OC门输出端并联到一起可实现线与功能。14．一个基本SR锁存器在正常工作时，不允许输入R=S=0的信号，因此它的约束条件是。15锁存器是一种对脉冲电平敏感的存储单元电路，而触发器是一种对脉冲边沿敏感的存储电路。16.已知逻辑函数的非函数为，则它的原函数为。二、单项选择题1．下列信号中，（B）是数字信号。A．

3、交流电压B．开关状态C．交通灯状态D．无线电载波2.以下代码中为无权码的为（B）。A．8421BCDB．格雷码C．2421BCD码D．5421BCD3.以下门电路中常用于总线传输的为（A）。A．三态(TSL)门B．集电极开路(OC)门C．漏极开路(OD)门D．CMOS与非门4.下列电路中，不属于组合逻辑电路的是（C）。A.译码器B.全加器C.寄存器D.编码器5．对于T触发器，欲使新态Qn+1=，应使输入T=（C）。仅供学习与交流，如有侵权请联系网站删除谢谢12精品好文档，推荐学习交流A．0B．QC．1D．6.对于D触发器，若D=

4、，则可完成（D）触发器的逻辑功能。A.SRB.JKC.TD.7.把一个二进制计数器与一个九进制计数器串联可得到（D）进制计数器。A.2B.11C.9D.188.一个五位的二进制加法计数器，由00000状态开始，问经过170个输入脉冲后，此计数器的状态为。A）00111B）00101C）01000D）010109．下列信号中，（B）是数字信号。A．交流电压B．开关状态C．交通灯状态D．无线电载波10.十进制数24用8421BCD码表示为（B）。A．10100B．00100100C．100100D．1010011.以下门电路中常用于

5、总线传输的为（A）。A．三态(TSL)门B．集电极开路(OC)门C．漏极开路(OD)门D．CMOS与非门12.下列电路中，不属于组合逻辑电路的是（C）。A译码器B全加器C寄存器D编码器13．N个触发器可以构成能寄存（B）位二进制数码的寄存器。A．N-1B．NC．N+1D．2N14．对于JK触发器，欲使新态Qn+1=，应使输入J=K=（C）。A．0B．QC．1D．15．若要设计一个脉冲序列为1101001010的序列脉冲发生器，应选用（D）个触发器。A．2B．3C．4D．1016．一个五位的二进制加法计数器，由00000状态开始，

6、问经过172个输入脉冲后，此计数器的状态为。A）00111B）00101C）01000D）01100三、判断题（正确打√，错误的打×）1.数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。（√）2.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（×）3.由逻辑门构成的电路一定是组合逻辑电路。（×）4.时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。（√）5.由或非门构成的基本SR锁存器，当R=S=0时，触发器的状态为不定。（×）仅供学习与交流，如有侵权请联系网站删除谢谢12精

7、品好文档，推荐学习交流6.触发器有两个稳定状态：Q=1称为“1”状态；Q=0称为“0”状态。（√）7.对JK触发器，在时钟信号CP为高电平期间，当J=K=1时，状态会翻转一次。（×）8.二进制异步加计数器若用上升沿触发的D触发器组成，则应将低位触发器的端与相邻高一位触发器的时钟信号CP相连。（√）9.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（√）10.逻辑函数F=+B+D的反函数=A（C+）。（√）11.用数据选择器可实现时序逻辑电路。（×）12.编码与译码是互逆的过程。（√）13.格雷码具有任何相邻码只有一位码元

8、不同的特性。（√）14.用数据选择器可实现时序逻辑电路。（×）15.一个最简的逻辑电路设计方案就是一个最佳的方案。（√）16.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（√）17.SR锁存器的约束条件RS=0表示不允许出现R=S=1的输入。（√