集成电路制造工艺技术ppt课件.ppt

集成电路制造工艺技术ppt课件.ppt

ID:60746865

大小:11.27 MB

页数:106页

时间:2020-12-13

集成电路制造工艺技术ppt课件.ppt_第1页
集成电路制造工艺技术ppt课件.ppt_第2页
集成电路制造工艺技术ppt课件.ppt_第3页
集成电路制造工艺技术ppt课件.ppt_第4页
集成电路制造工艺技术ppt课件.ppt_第5页
资源描述:

《集成电路制造工艺技术ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路制造工艺工业大学微电子学:Microelectronics微电子学——微型电子学核心——集成电路关键词:氧化,扩散,光刻,刻蚀,离子注入;MOSFET关键词Oxidation;Photolithography;Diffusion;IonImplantation;CVD;Package.集成电路:IntegratedCircuit,缩写IC通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照一定的电路互连,“集成”在一块半导体单晶片(如硅或砷化镓)上,封装在一个外壳内,执行特定电路或系统功能封装好

2、的集成电路集成电路集成电路的内部电路VddABOut硅单晶片与加工好的硅片WAT:waferacceptanceTest(晶片验收测试)集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求集成电路的设计过程:设计创意+仿真验证集成电路芯片设计过程框架From吉利久教授是功能要求行为设计(VHDL)行为仿真综合、优化——网表时序仿真布局布线——版图后仿真否是否否是Singoff—设计业——制造业—芯片制造过程由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-

3、30次集成电路芯片的显微照片集成电路的内部单元(俯视图)沟道长度为0.15微米的晶体管栅长为90纳米的栅图形照片50m100m头发丝粗细30m1m1m(晶体管的大小)30~50m(皮肤细胞的大小)90年代生产的集成电路中晶体管大小与人类头发丝粗细、皮肤细胞大小的比较特征尺寸沟道长度N沟道MOS晶体管CMOS集成电路(互补型MOS集成电路):目前应用最为广泛的一种集成电路,约占集成电路总数的95%以上。CMOS反相器电路图它由一个NMOS晶体管和PMOS晶体管配对构成,两个器件的漏极相连作为输出,栅极相连作为输入。NM

4、OS晶体管的衬底与它的源极相连并接地,PMOS晶体管的衬底与它的源极相连并接电源。PMOS管工艺CMOS管工艺CMOS制造流程场区PMOS有源区NMOS有源区场区场区N+P+N-SiSubP-SiN+P+SSGDDG集成电路制造工艺图形转换:将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上掺杂:根据设计的需要,将各种杂质掺杂在需要的位置上,形成晶体管、接触等制膜:制作各种材料的薄膜图形转换:光刻光刻三要素:光刻胶、掩膜版和光刻机光刻胶又叫光致抗蚀剂,它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定

5、波长光线的作用后,导致其化学结构发生变化,使光刻胶在某种特定溶液中的溶解特性改变正胶:分辨率高,在超大规模集成电路工艺中,一般只采用正胶负胶:分辨率差,适于加工线宽≥3m的线条正胶:曝光后可溶负胶:曝光后不可溶图形转换:光刻几种常见的光刻方法接触式光刻:分辨率较高,但是容易造成掩膜版和光刻胶膜的损伤。接近式曝光:在硅片和掩膜版之间有一个很小的间隙(10~25m),可以大大减小掩膜版的损伤,分辨率较低投影式曝光:利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法,目前用的最多的曝光方式三种光刻方式掩膜版光学系统光源光刻胶硅片

6、接触式接近式投影式图形转换:光刻超细线条光刻技术甚远紫外线(EUV)电子束光刻X射线离子束光刻图形转换:刻蚀技术湿法刻蚀:利用液态化学试剂或溶液通过化学反应进行刻蚀的方法干法刻蚀:主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的图形转换:刻蚀技术湿法腐蚀:湿法化学刻蚀在半导体工艺中有着广泛应用:磨片、抛光、清洗、腐蚀优点是选择性好、重复性好、生产效率高、设备简单、成本低缺点是钻蚀严重、对图形的控制性较差干法刻蚀溅射与离子束铣蚀:通过高能

7、惰性气体离子的物理轰击作用刻蚀,各向异性性好,但选择性较差等离子刻蚀(PlasmaEtching):利用放电产生的游离基与材料发生化学反应,形成挥发物,实现刻蚀。选择性好、对衬底损伤较小,但各向异性较差反应离子刻蚀(ReactiveIonEtching,简称为RIE):通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点,同时兼有各向异性和选择性好的优点。目前,RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术杂质掺杂掺杂:将需要的杂质掺入特定的半导体区域中,以达到改变半导体电学性质,形成PN结、

8、电阻、欧姆接触磷(P)、砷(As)——N型硅硼(B)——P型硅掺杂工艺:扩散、离子注入扩散替位式扩散:杂质离子占据硅原子的位:Ⅲ、Ⅴ族元素一般要在很高的温度(950~1280℃)下进行磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数,可

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。