主备双冗余网络交换机探究

主备双冗余网络交换机探究

ID:5986002

大小:30.00 KB

页数:8页

时间:2017-12-30

主备双冗余网络交换机探究_第1页
主备双冗余网络交换机探究_第2页
主备双冗余网络交换机探究_第3页
主备双冗余网络交换机探究_第4页
主备双冗余网络交换机探究_第5页
资源描述:

《主备双冗余网络交换机探究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、主备双冗余网络交换机探究  【摘要】计算机技术自其诞生以来,迅速在各行业领域中被广泛应用,随着科学技术的飞速发展,信息技术革命已经使计算机的性能越来越卓越。而“云计算”技术则是第四次信息技术革命的产物。其意义在于利用互联网渗透性,将在广域空间分布的计算机能力进行管理与集成。与此同时,“云计算”技术的缺点也是显而易见:一是当网络处于低速连接状态下,处理或计算操作速度慢且效率低;二是必须确保网络连接的可靠、稳定与持久。本文基于云计算对于高速宽带与可靠性的要求,设计了一种双冗余、大容量网络交换机及其实现方案。【关键词】信息技术;云计算;主备双冗余;网络

2、交换机1引言8我国对于云计算的定义:网格计算、并行计算与分布式计算的发展,换言之,云计算就是上述这些概念商业化的实现。而云计算的特点则包括服务性,即对用户而言,实现服务的机制是透明的,用户并不需要对云计算进行具体了解就能够获得服务;可靠性,云计算利用计算机集群提供数据的处理服务给用户,考虑到计算机数量的加大,系统错误率也相应增加,此时数据的可靠性依靠的是分布式存储与数据冗余;高可用性,云计算系统能够对失效节点进行自动检测,同时将其排除,对系统运行不构成影响;编程模型层次高,通过简单的学习,用户就能够编写出云计算程序,使自身需求得到满足;经济性,组

3、建起一个满足云计算需求的商业计算机集群,所需要的花费要大大少于同级性能的超级计算机;服务多样性,通过用户支付费用的不同,为用户提供的服务级别也相应不同。2系统硬件结构设计两块相同性能与功能指标的单板组成了本设备,其中控制面的工作方式为主备方式,而交换面的工作方式则为负荷分担方式,两块单板分别经各自背板的管理通道使主备间配置同步、业务平滑、数据备份得以实现。各单板的组成则包括了交换模块、时钟模块与主控模块,如图1所示。(1)主控模块8本系统中的主控模块主处理器为飞思卡尔的MPC83XX系列的PowerPC,以e300c4s内核为基础,主频为667M

4、Hz,其最高处理能力达2310MIPS;其处理器的内存空间则包括了32K字节L1指令Catche与32K字节L1数据Cache,对多种内存寻址的管理模式予以支持;DDR控制器集成于片上,对ECC校验支持,最高支持内存512M;处理器的接口速度大于133MHz,对32位增强LocalBus予以支持;片内提供增强型两路三速以太网控制器,利用软件配置即可在SGMII/RTBI/RMII/MII/RGMII工作,MII接口的实现需要通过外部PHY。另外,还集成了PCIExpress控制器两路,其作用是对PCIe-X1.0总线标准进行支持。外围I/O接口与

5、处理器的实现则经由PCIe与Localbus接口。作为系统控制核心,主控模块的CPU管理与配置交换网则经由PCIe接口实现,配置数据向交换网模块传输的物理通道则是三速的以太网接口,通过软件配置为SGMII,使故障诊断与系统维护得以同时实现。I2C接口则负责配置电压监控器件与分立锁相环的实现。增强型32位LocalBus通过控制逻辑CPLD转换为MPI,作为控制器JTAG、时钟逻辑FPGA、FLASH的接口,使数据通讯与控制外设得以实现。除了MPI接口的转换要由控制逻辑CPLD实现以外,控制工作指示灯、看门狗屏蔽与提前通知、从串加载接口FPGA、主

6、备倒换逻辑等功能也由其实现。(2)交换模块8BroadCom芯片实现了本设计中的单板交换模块。其PHY芯片与以太网交换芯片对软件API全面兼容,完备封装SDK,对IPV4/IPV6协议完全支持,可直面API进行软件开发。交换网片则包括了流分类模块、安全模块、L3转发模块、L2转发模块、MMU模块、输入输出修改/匹配模块、CPU接口模块、GE/XE接口模块等。其中PHY芯片主要负责数据还原、数码编码、线路时钟提取、线路状态指示、数据传送等,其接口与IEEE802.3标准相符。本设计中的交换模块主要负责系统业务交换,CPU则经由PCIe接口实现配置管

7、理交换网。交换网片为BCM56330与BCM56820,BCM54980与BCM8727则为PHY交换网模块提供实现。22个XAUI端口、24个GE自适应网口由交换网负责向外送出,通过XAUI端口2个将BCM56330与BCM56820捆绑为一个交换网芯片,XAUI端口的分配则由单板背板管理通道实现,通信由CPU与1GE端口完成。(3)时钟模块主要由时钟逻辑FPGA、分立锁相环组成了时钟模块,其作用为系统时钟同步、时钟发送、时间信息跟踪与时钟锁相。时钟模块能够接收对板与面板的时钟源作为本板时钟的参考源,同时以时钟逻辑频偏配置与检测为依据实现时钟的

8、选源,时钟信号完成选源后,再经锁相环,向单板其他模块输出以作线路时钟与工作时钟之用,并向备用单板输送以作帧同步信号。另外,时钟模块还需要

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。