微机原理教学教案-5.ppt

《微机原理教学教案-5.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章处理器总线时序和系统总线微机原理及应用1【主要内容】§5.18086的引脚功能§6.28086处理器时序§6.3系统总线25.18086CPU的引脚功能和工作方式（1）地址/数据总线（2）地址/状态总线（3）控制总线和其他控制线3（1）地址/数据总线（AD15~AD0）是分时复用总线。①在总线周期T1内，它们是用来输出要访问的存储器地址或I/O端口地址A15~A0；②在总线周期的其他时间内，作为双向数据总线；对8086就是D15~D0；对8088就是D7~D0。4（2）地址/状态总线A19/S6~A16/S3是分时复用总线。①在

2、总线周期T1内，它们是用来输出要访问的存储器地址的高4位A19~A16；②在总线周期的其他时间内，这4条线作为输出CPU的状态信息。ⅰ）S6恒为0；ⅱ）S5反映中断允许标志IF的值；ⅲ）S4和S3组合值用来指示当前正在使用哪个段寄存器。(P152)5（3）控制总线①BHE/S7—高8位数据总线允许/状态S7信号，是分时复用总线，在总线周期T1内，作为D15~D8允许信号，低电平有效；如输出高电平，表示只使用低8位数据线D7~D0；BHE与A0组合控制传送数据的格式。6（3）控制总线（续上页）②RD读控制（输出，低电平有效），表示CPU

3、正在读存储器或I/O端口输入；③READY准备好信号（输入），是由所访问的存储器或I/O设备发来的响应信号，高电平表示数据已经准备就绪，马上可以进行一次数据传送。CPU在总线周期T3，对READY进行采样。④TEST测试信号（输入），当CPU执行WAIT指令时，每隔5个时钟周期对此引脚测试一次，是高电平时，CPU继续等待，直到出现低电平，CPU才开始执行下一条指令。7（3）控制总线（续上页）⑤INTR中断请求（输入），是可屏蔽中断请求信号，当此引脚为高电平时，表示外设提出中断请求。CPU在每一条指令的最后一个时钟周期对INTR进行测试

4、。⑥NMI非屏蔽中断请求（输入，上升沿触发），当该引脚输入一个由低电平变高电平的信号时，CPU会在执行完当前指令后，响应中断请求。不受IF影响，不能用指令加以屏蔽。8（3）控制总线（续上页）⑦RESET复位信号（输入），高电平持续4个时钟周期以上有效。复位后，FR、IP、DS、SS、ES和指令队列清零，（CS）=FFFFH。⑧MN/MX最小/最大工作方式（输入），该引脚接高电平时，表示CPU工作于最小工作方式；反之，是CPU工作于最大工作方式。8086引脚公用信号列表98086引脚信号定义（1）102、最小工作方式当MN/MX（33号

5、引脚）接+5V时，8086/8088处于最小工作方式，整个系统只有一片CPU，所有的总线控制信号都由该CPU产生。①INTA中断响应信号（输出），是CPU对外设的中断请求的回答信号。②ALE地址锁存允许信号（输出），是CPU在每个总线周期T1发出的，高电平表示当前地址/数据复用线上输出的是地址信息。112、最小工作方式（续上页）③DEN数据允许信号（输出），表示CPU准备好接受和发送数据。④DT/R数据收发信号，用其控制数据的传送方向。此引脚为高电平，则CPU进行数据发送；反之，CPU进行数据接受；⑤M/IO存储器/IO控制信号，高电

6、平表示访问存储器，低电平表示访问I/O。⑥WR写信号（输出）此引脚低电平时，表示CPU正在执行存储器或I/O的写操作。122、最小工作方式（续上页）⑦HOLD总线保持请求信号（输入），是系统中其他总线主控部件向CPU发出的请求占用总线的申请信号。⑧HLDA总线保持响应信号（输出），是CPU对请求占用总线使用权的响应信号。最小工作方式引脚列表138086引脚信号定义（2）143、最大工作方式当MN/MX（33号引脚）接地时，8086/8088处于最大工作方式，系统的总线控制信号由专用的总线控制器8288提供。最大方式用于多处理器和协处理

7、器的结构中。最大工作方式引脚列表158086引脚信号定义（3）165.28086处理器时序1、指令周期（InstructionCycle）执行一条指令所需要的时间。（1）指令不等长：最短的指令是一个字节，大部分指令是两个字节，最长的指令6个字节。（2）指令执行时间不等：最短执行时间是两个时钟周期，一般的加、减、比较、逻辑操作是几十个时钟周期，最长的为16位数乘除法操作约需要200个时钟周期。175.28086处理器时序2、总线周期（BusCycle）CPU从存储器或I/O端口读写一个字节或字的时间，称为总线周期。一个总线周期至少由4个

8、时钟周期组成。也即4个T状态，分别是T1，T2，T3，T4。一个总线周期完成一次数据传输，至少要有传送地址和传送数据两个过程。在T1期间，CPU输出地址，在随后的三个T周期，用于传送数据。考虑到CPU的速度，在T3、T4