第三章存储系统二ppt课件.ppt

第三章存储系统二ppt课件.ppt

ID:59489066

大小:832.50 KB

页数:59页

时间:2020-09-13

第三章存储系统二ppt课件.ppt_第1页
第三章存储系统二ppt课件.ppt_第2页
第三章存储系统二ppt课件.ppt_第3页
第三章存储系统二ppt课件.ppt_第4页
第三章存储系统二ppt课件.ppt_第5页
资源描述:

《第三章存储系统二ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、3.3半导体存储器芯片3.3.3动态RAM芯片(DRAM)SRAM单元电路由一个双稳态触发器电路构成,只要不断电就能长久保持信息,不需刷新,工作稳定可靠。但它也有缺点:功耗大,集成度低。DRAM单元电路恰好克服了这种缺点。DRAM记忆单元电路可以由四个或单个MOS管组成,其存储原理是:利用芯片电容上存储电荷状态的不同来记录信息。用电容来存储信息减少了构成一个存储元所需的晶体管数量,故集成度高;但电容本身不可避免产生漏电,存储器芯片需要周期刷新才能保持信息,所以称为动态存储器,由它做成的随机存取存储器简称为DRAM。1、单管MO

2、S动态存储单元电路(1)电路组成:一只MOS管T和一个电容C。电容C用来存储电荷,控制管T用来控制充放电回路的通断。(2)定义:当电容C上充电至高电平,存入信息为1;当电容C放电至低电平,存入信息为0。字线WTCC’位线D图3.13单管MOS动态存储单元1、单管MOS动态存储单元电路(3)工作原理①写入:字线W加高电平,T管导通。若要写入1,位线D加高电平,D通过T对C充电,电容充有电荷呈高电平V1。若要写入0,位线D加低电平,电容C通过T对D放电,呈低电平V0。字线WTCC’位线D图3.13单管MOS动态存储单元(3)工作原

3、理②保持:字线W加低电平,T管截止。T管截止,使电容C基本没有放电回路。电容上的电荷可以暂时保存约数毫秒,或维持无电荷的0状态。但电容上的电荷总存在泄漏通路,所以需要每隔一定时间,对存储内容重写一遍,即对存1的电容重新充电,称为动态刷新。图3.13单管MOS动态存储单元字线WTCCD位线D③读出:字线W为高电平,T管道通。原存“1”:电容C经T向位线D放电,使D线电平升高;原存“0”:位线D通过T向电容C放电,D线电位将降低。因为读操作后电容C上的电荷数量将发生变化,为“破坏性读出“电路,需要信息读出后重写(或称为再生)。重写

4、是随机的。字线WTCCD位线D图3.13单管MOS动态存储单元116215314413512611710892116VBBDinWERASA0A2A1VDDVSSCASDoutA6A3A4A5VCCA0~A6:地址输入线RAS:行地址选通信号线CAS:列地址选通信号线WE:读写控制信号Din:数据输入线Dout:数据输出线VSS:地VDD=+12VVCC=+5VVBB=-5V(2)内部结构图3.3.4动态RAM芯片(DRAM)2、动态RAM举例(2116芯片)(1)外部引脚及功能(容量为16K×1位)图3.14DRAM芯片21

5、16引脚图R/W控制行地址缓冲器列地址缓冲器行地址译码器64×128存储阵列64×128存储阵列128个输出再生放大器数据输入寄存器数据输出寄存器I/O缓冲器A6A0DoutDinCASRASWE2116芯片(16K×1位)共16384个单管MOS存储元电路排列成128×128的阵列,并将其分为两组,每组为64行×128列.列译码器列译码器图3.152116逻辑结构框图R/W控制行地址缓冲器列地址缓冲器行地址译码器64×128存储阵列64×128存储阵列128个输出再生放大器数据输入寄存器数据输出寄存器I/O缓冲器A6A0Do

6、utDinCASRASWE2116芯片16K的存储器地址码有14位,为节省地址线引脚,该芯片只用了7根地址线,采用分时复用技术,分两次把14位地址送入芯片.RAS将先出现的7位地址送至行地址缓冲器,CAS将后出现的7位列地址送至列地址缓冲器.列译码器列译码器图3.152116逻辑结构框图2选1多路选择器12选1多路选择器2。。。ADDRSELA3-0A10-7A6-4A13-112116RASCASA6-0DINDout1位WE图3.16行/列地址转换控制电路图中,ADDRSEL是行/列地址转换控制信号。当它为0时,地址码的低

7、7位A6-0通过多路选择器;当它为1时,地址码的高7位A13-7通过多路选择器。R/W控制行地址缓冲器列地址缓冲器行地址译码器64×128存储阵列64×128存储阵列128个输出再生放大器数据输入寄存器数据输出寄存器I/O缓冲器A6A0DoutDinCASRASWE行地址由行地址选通信号RAS送至行地址缓冲器,经行地址译码器译码后128条行选择线中的一条为高电平;接着,列地址由列地址选通信号CAS送至列地址缓冲器,经列地址译码器译码后128条列选择线中的一条为高电平。行、列交叉点的存储单元被选中。列译码器列译码器图3.1521

8、16逻辑结构框图R/W控制行地址缓冲器列地址缓冲器行地址译码器64×128存储阵列64×128存储阵列128个输出再生放大器数据输入寄存器数据输出寄存器I/O缓冲器A6A0DoutDinCASRASWE当WE为高电平时,为读操作,把14位地址所指定单元中的数据通过I/O缓冲器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。