计算机组成第5章存储系统ppt课件.ppt

《计算机组成第5章存储系统ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章存储系统(书中第3章)教学内容:存储器的基本原理和特征、运用半导体存储芯片组成主存储器的一般原则和方法以及提高存储器性能的技术。教学重点难点:存储器与CPU的连接;高速存储器;存储器层次工作原理;cache存储器;虚拟存储器*第1节存储器概述第2节RAM第3节ROM和FLASHROM---附应用系统中的存储器设计(结合书中例子)第4节高速存储器第5节CACHE存储器*第6节虚拟存储器第1节存储器概述一、存储器的分类二、存储的分级结构三、主存储器的技术指标存储位元（存储1位信息存储单位）、存储单元、存储器一、存储器的分类（1）按存储介质分半导体存储器：半导体器件组成的存储

2、器磁表面存储器：磁性材料做成的存储器（2）按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关存储器是计算机系统中的记忆设备，用来存放程序和数据.（3）按存储器的读写功能分(存储内容可变性)只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。（4）按信息的可保存性分(信息易失性)非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。（5）按在计算机系

3、统中的作用分根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。二、存储的分级结构存储系统的分级结构目标：容量大、速度快、成本低DRAM,硬盘与CPU之间的速度差距愈来愈大：问题：由于CPU工作速度很快，内存储器速度比较慢（差1～2个数量级），从内存取数或向内存存数时，CPU往往需要等待寄存器cache内存硬盘1ns1~2ns10ns10ms解决方案：：采用多种不同的存储器技术，构成多级存储器的层次结构容量小但速度快容量大而速度慢工作过程：CPU运行时，需要的操作数大部分来自寄存器如需要从(向)存储器中取(存)操作数和指令时，先访问ca

4、che，如在，则取自cache如操作数/指令不在cache，则访问RAM，如在RAM中，则取自RAM如不在RAM，则访问硬盘，操作数从硬盘中读出→RAM→cache分层存储器系统之间的连接关系寄存器三、主存的技术指标：存储容量、存取时间、存储周期、存储器带宽存储容量：存储单元总数存取时间：从启动一次存储器操作到完成该操作所经历的时间。存取周期：连续启动两次操作所需的最小间隔时间存储器带宽：单位时间里存储器所存取的信息量，是衡量数据传输速率的重要指标。（Bit/s,Byte/s）第2节RAM一、SRAM(静态RAM)二、DRAM（动态RAM）利用双稳态触发器来保存信息，只要不断电

5、信息就不会丢失集成度低，成本高，功耗较大通常作为Cache的存储体一、SRAM(静态RAM)内部:存储体内部译码器译码输出驱动器片选与读写控制单元输出驱动1SRAM的组成(基本的静态存储元阵列)--------与外部(与系统)相连的信号线:三组信号线地址线如图3.2A5-A0数据线I/O0-I/O3控制线1位锁存器译码器A0A1A2A3A4A5010100110111选择线0选择线1选择线63数据输入/输出,缓冲与控制控制线R/-W地址线I/O0I/O3I/O1I/O2数据线00000001010101存储体16*116个单元,1个单元1位信息位译码器数据1位信息位A0A1A2

6、A3另外的一个例子01215011存储体441译码器（行）译码器（列）数据“0”1位信息位16个单元,1个单元1位信息位A0A1A2A30000012301230存储体或存储体64644096*14096个单元,1个单元1位信息位(内部构成)2、基本的SRAM逻辑结构(1)存储体(2)寻址系统---地址译码器(3)读写系统--写入信息和读出信息所需线路(4)控制线路-读写逻辑控制线路写入信息所需线路包括写入线路、写驱动器等读出信息所需线路包括读出线路、读驱动器和读出放大器等存储体：存储位元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。地址译码器：将用

7、二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式。单译码适用于小容量存储器一个地址译码器双译码适用于大容量存储器X向和Y向两个译码器。读写系统控制线路地址地址数据存储体（256×128×8）通常把各个字的同一个字的同一位集成在一个芯片（32K×1）中，32K位排成256×128的矩阵。8个片子就可以构成32KB。地址译码器采用双译码的方式（减少选择线的数目）。A0~A7为行地址译码线A8~A14为列地址译码线读写系统控制线路其他