欢迎来到天天文库
浏览记录
ID:48771151
大小:337.50 KB
页数:33页
时间:2020-01-23
《计算机组成原理--第6章存储系统.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、第6章 存储系统6.1存储系统概述6.2主存储器6.3高速缓冲存储器6.4磁表面存储器6.5光盘存储器6.1.1存储器的分类1.按功能分类主存储器高速缓冲存储器辅助存储器控制存储器2.按存储介质分类磁芯存储器半导体存储器磁表面存储器光盘存储器3.按存取方式分类随机存取存储器只读存储器顺序访问存储器直接访问存储器4.按信息可保存性分类易失性存储器非易失性存储器6.1.2存储系统的层次结构主存储器(动态随机存储器DRAM)辅助存储器(磁盘存储器、光盘存储器等)通用寄存器组高速缓冲存储器Cache(静态随机存储器SRA
2、M)CPU内部辅助硬件辅助软、硬件6.2.1主存储器的分类1.随机存储器静态随机存储器SRAM动态随机存储器DRAM2.只读存储器掩模型只读存储器ROM可一次编程只读存储器PROM可重编程只读存储器EPROM电擦除可重编程只读存储器E2PROM闪速存储器(FlashMemory)6.2.2动态RAM基本单元电路1.动态RAM基本单元电路≈行选择线列选择线数据线T1C1C2T2WE6.2.2动态RAM基本单元电路2.DRAM存储器芯片逻辑框图读出放大器存储阵列(64×128)存储阵列(64×128)列地址译码器列地
3、址译码器列地址锁存器行地址译码器行地址锁存器I/O控制输出缓冲列时钟发生器行时钟发生器写时钟发生器行时钟列时钟写时钟RASCASA6~A0列时钟行时钟列时钟Dout输入锁存Din写时钟6.2.2动态RAM基本单元电路3.DRAM存储器芯片内部逻辑结构读出再生放大电路读出再生放大电路读出再生放大电路………………第1行第2行第64行第65行第66行第128行…………………………………第1列第2列第128列I/O缓冲DinDout6.2.2动态RAM基本单元电路4.动态存储器读/写周期时序图A6~A0行地址行地址列地址
4、列地址RASCASWEDout读出数据Din写入数据读周期写周期6.2.3存储容量的扩展1.位扩展位扩展是指只进行位数扩展,芯片的单元数与存储器的单元数一致。其连接方法是将各存储芯片的地址线、片选线和读/写控制线并联,各芯片的数据线单独引出。16M×1位16M×1位16M×1位16M×1位A23~A0CSWED0D1D30D31…………CS7CS6CS1CS06.2.3存储容量的扩展2.字扩展字扩展是指增加存储器的单元数,而位数不变。其连接方法是将各存储芯片的地址线、数据线和读/写控制线并联,由片选信号分别选择各
5、存储芯片。2M×8位2M×8位2M×8位2M×8位……WE3-8译码器A20~A0A23A22A21……D7~D016M×1位×32片16M×1位×32片16M×1位×32片16M×1位×32片16M×1位×32片16M×1位×32片16M×1位×32片16M×1位×32片16M×1位×32片16M×1位×32片16M×1位×32片16M×1位×32片6.2.3存储容量的扩展3.字和位同时扩展既增加存储器的单元数,又扩展存储器的位数,是字扩展与位扩展的结合。16M×1位×32片16M×1位×32片16M×1位×3
6、2片16M×1位×32片D0D1D30D31……WEA23~A04-16译码器A27A26A25A24…………CS0CS1CS14CS15500ns500ns6.2.4动态存储器的刷新1.集中式刷新读写周期读写周期读写周期读写周期读写周期……500ns500ns500ns刷新周期刷新周期刷新周期500ns500ns500ns……3872个128个2ms2.分散式刷新2ms……读写周期刷新周期读写周期刷新周期读写周期刷新周期读写周期刷新周期读写周期刷新周期500ns500ns500ns500ns500ns500ns
7、500ns500ns500ns500ns500ns500ns500ns6.2.4动态存储器的刷新3.异步式刷新读写周期读写周期刷新周期读写周期读写周期500ns500ns500ns刷新周期读写周期刷新周期500ns500ns……15.6μs2ms……读写周期500ns…15.6μs15.6μs6.2.5主存储器的技术指标1.存储容量2.存取速度存取时间存取周期数据传输率3.可靠性4.功耗5.制作工艺6.价格6.3.1Cache的工作原理1.采用Cache的原因①.主存速度的提高永远滞后于CPU速度的提高;②.经常
8、出现CPU和I/O设备同时访问主存的现象。2.程序访问的局部性原理CPU从主存取指令或取数据,在一定时间内,只是对主存局部地址区域进行访问。这是由于指令和数据在主存内部都是连续存放的,并且有些指令和数据往往会被多次调用,也即指令和数据在主存的地址分布不是随机的,而是相对的集中,使得CPU在执行程序时,访存具有相对的局部性,这就是程序访问的局部性原理。6.3.1Cache的
此文档下载收益归作者所有