计算机组成原理第4章习题ppt课件.ppt

《计算机组成原理第4章习题ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第4章习题解答.3.存储器的层次结构主要体现在哪？为什么要分这些层次？计算机如何管理这些层次？缓存-主存，主存-辅存这两个层次；缓存-主存解决速度问题；主存-辅存解决容量问题；主存与CACHE之间的信息流动由硬件自动完成；主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用比主存实际物理地址空间大得多的虚拟地址空间编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。这两个层次上的调度或转换操作对于程序员来说是透明的。.4.说明存取周期和存取时

2、间的区别。存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。存取周期=存取时间+恢复时间.6.某机字长为32位，存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。字长32位32/8=4B4字节容量为64KB时按字节编址，其寻址范围就是64K；按字编址，其寻址范围为：64KB/4B=16K00123445678891011……………4×(16K-1)4×16K-44×16K-34×16K-24×16K-1字节地址字地址.7.一个容量为16K×32位

3、的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位。地址线16K=21414根数据线32位32根总和14+32=46根选择不同的芯片时，各需要的片数为：1K×4：（16K×32）/（1K×4）=16×8=128片2K×8：（16K×32）/（2K×8）=8×4=32片4K×4位：32；16K×1：32片；4K×8：16片；8K×8：=8片.11.一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μ

4、s。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？采用集中刷新方式刷新间隔为:2ms，其中刷新死时间为：256×0.1μs=25.6μs；采用分散刷新方式刷新间隔为：256×（0.1μs+0.1μs）=51.2μs，无死时间；采用异步刷新方式刷新间隔为:2ms，死时间0.1μs；.12.画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图。要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。总片数=(64K×8位)/(1K×4位)=64×2=128确定各级的容量：页面容量=总容量/页

5、面数=64K×8/4=16K×8位组容量=页面容量/组数=16K×8位/16=1K×8位组内片数=组容量/片容量=1K×8位/1K×4位=2地址分配：页面号组号组内地址2410.存储器逻辑框图：（字扩展）16K×8（页面0）16K×8（页面1）16K×8（页面2）16K×8（页面3）页面译码器2:4A14A15CE0CE1CE2CE3A13~0WED7~0.页面逻辑框图：（字扩展）1K×8（组0）1K×8（组1）1K×8（组2）1K×8（组15）………………组译码器4:16CS0CS1CS2CS15A9~0WED7~0A10A11A12

6、A13CEi16K×8G.组逻辑图如下：（位扩展）1K×4SRAM1K×4SRAMA9~0WECSiD7D6D5D4D3D2D1D01K×8.13.设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。存储基元总数=64K×8位=512K位=219位；设地址线根数为a，数据线根数为b，片容量为：2a×b=219；b=19﹣a；若a=19，b=1，总和19+1=20；a=18，b=2

7、，总和18+2=20；a=17，b=4，总和17+4=21；这种芯片的引脚分配方案有两种：地址线=19根，数据线=1根；或地址线=18根，数据线=2根。.14.某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？最大主存空间是：218×8位=256K×8位=256KB模块板总数=256K×8/32K×8=8块板内片数=32K×

8、8位/4K×4位=8×2=16片总片数=16片×8=128片CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片,低12位为片内地址。.15.设CPU共有16根地址线，8根数据线，并用（低电