2019年第5章同步时序电路和数字系统设计ppt课件.ppt

2019年第5章同步时序电路和数字系统设计ppt课件.ppt

ID:59436166

大小:732.50 KB

页数:30页

时间:2020-09-18

2019年第5章同步时序电路和数字系统设计ppt课件.ppt_第1页
2019年第5章同步时序电路和数字系统设计ppt课件.ppt_第2页
2019年第5章同步时序电路和数字系统设计ppt课件.ppt_第3页
2019年第5章同步时序电路和数字系统设计ppt课件.ppt_第4页
2019年第5章同步时序电路和数字系统设计ppt课件.ppt_第5页
资源描述:

《2019年第5章同步时序电路和数字系统设计ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章同步时序电路和数字系统设计5-1同步时序电路的基本设计方法一.设计步骤1.根据要求,作出初始状态图或状态表。2.进行状态化简。3.状态分配(赋码),决定触发器的个数。4.触发器选型,写出各触发器输入端方程、输出方程和新状态方程。5.检查所设计的电路能否自启动,如不能,应修改成自启动电路。6.作出逻辑图,并画出完整状态图例1.设计一个模为6的加法计数器(1).S5S4S3S2S1S0/0/0/0/0/0/0(2)无等价态。计数器无等价态。当输入相同时,转移的新形状相同、输出也相同,则这二个状态等价。(3)赋码r为状态数,

2、k为触发器个数2k>rk>log2r取k=3(4)真值表Q3Q2Q1Q3n+1Q2n+1Q1n+1Z000001000101000100110011100010010101010001(a)在同一输入条件下,具有相同次态的现态。(b)同一个现态在相邻输入下的不同的次态。(c)在所有输入下,具有相同输出的现态。××100000××011001××001010×0101000111100001000111Q3Q2Q1Q3n+1Q2n+1Q1n+1Z(5)110111000/0/1×(6)1JQK2JQK3JQK&ZCPS0S1S

3、3S20/0X=1/00/01/01/11/00/00/0例2:设计一个模为4的可控加法计数器。当X=0时,不变;X=1时,加法。模为4,所以有4个状态。设:S0、S1、S2、S3S0/1S0/0S3/0S0/0S2/0S0/0S1/0S0/010YnXS0S1S2S3Yn+1/Z(2)化简S1S2S3S1S2S0×××S0S0S1S3S0S0S1S2S0S0S2S3(a)次态相同(b)次态交错(c)次态互为隐含次态等价具有传递性×××S0/1S0/0S3/0S0/0S2/0S0/0S1/0S0/010YnXS0S1S2S3

4、Yn+1/ZXQ2Q1Q2n+1Q1n+1Z000000001010010100011110100010101100110110111001(4)真值表(3)赋码r=4k=2S0=00、S1=01、S2=10、S3=11S0/1S0/0S3/0S0/0S2/0S0/0S1/0S0/010YnXS0S1S2S3Yn+1/Z01000000100101101010110001111000010011XQ2Q1Q2n+1Q1n+1ZXQ2Q1Q2n+1Q1n+1Z0000000010100101000111101000101011

5、00110110111001(5)无多余态,无需验证自启动。(6)逻辑图(以T为例)1QT2QTXCP选T:选D:选JK:例3.设计一个检测电路,当输入序列中连续输入四个数码均为1时,检测电路输出为1,否则为0。(1)状态图(a)分析电路的逻辑功能,列出电路必须记住的不同的输入序列或输出序列的特征。(b)分别以这些状态为现态,考察在每一种可能的输入组合作用下,电路应转入哪个状态及相应的输出。如果发现有尚未定义的新状态,则把新的状态加到状态图(表)中去,并构成完整的状态图。S0S4S3S1S20/00/00/00/01/01/

6、01/00/01/11/1设S0原状态、S1收到一个”1”、S2连续收到2个”1”、S3连续收到3个”1”、S4连续收到4个”1”S4/1S0/0S4/1S0/0S3/0S0/0S2/0S0/0S1/0S0/0X01YnS0S1S2S3S4Yn+1/Z(2)化简:寻找等价态(3)赋码S0=00、S1=01、S2=11、S3=10XQ2Q1Q2n+1Q1n+1Z000000001000010000011000100010101110110101111000S4/1S0/0S4/1S0/0S3/0S0/0S2/0S0/0S1/0

7、S0/0X01YnS0S1S2S3S4Yn+1/Z比较得:S3=S4(4)选用D触发器:(5)无多余态100000111110000000000000Q2Q1X01000111100011XQ2Q1Q2n+1Q1n+1Z000000001000010000011000100010101110110101111000(6)逻辑图1QD2QDXCP&二.原始状态表的建立与状态化简例1:设计一个序列检测器,该检测器要检测的输入端为X,当收到的输入序列为010或1001时,在收到上述序列的最后一个0或1的同时输出一个1,其他情况下输

8、出为0。(1)确定电路的状态电路必须记住的输入为0、01、010、100、1001设S0“0”状态、S1收到一个“1”、S2收到“01”、S3收到“010”or“10”、S4收到“100”、S5收到“1001”S5/1S0/0S2/0S4/0S1/0S3/1S1/0S3/0S2/0S0/0

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。