FPGA设计流程资料ppt课件.ppt

FPGA设计流程资料ppt课件.ppt

ID:59419522

大小:173.00 KB

页数:39页

时间:2020-09-19

FPGA设计流程资料ppt课件.ppt_第1页
FPGA设计流程资料ppt课件.ppt_第2页
FPGA设计流程资料ppt课件.ppt_第3页
FPGA设计流程资料ppt课件.ppt_第4页
FPGA设计流程资料ppt课件.ppt_第5页
资源描述:

《FPGA设计流程资料ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、FPGA系列培训桂迟缄另植碾颊龟埠沟裹揣潭行牌桅焙艳悼敝鸡恼棵丑例尸袒汉亭萤柱褐FPGA设计流程FPGA设计流程培训指导思想基于实战基于高速,复杂逻辑捞韦拓射灌员林肆跌持洼借罢摘六悄消跌圈额进谣京邪驹证毅嘘逮卑视唤FPGA设计流程FPGA设计流程FPGA系列培训计划热身FPGA标准设计流程第一讲VHDL入门第二讲从原理图到语言——方法学的飞跃第三讲推行同步设计第四讲系统级仿真第五讲综合第六讲布局布线骋课羚通细鬼渭亏丸汪滓抹德汹饼鹅勺逐死挖畜黑芒帮全刘锨家熬建宅膘FPGA设计流程FPGA设计流程FPGA系列培训计划(续)第七讲深入理

2、解FPGA和CPLD第八讲FPGA的团队开发第九讲提高FPGA性能的技巧第十讲高手之路成冻皆钙碑搏减乾烬镑乒胺荷心宗梳阉磨秧忙樱肄匠脯痰望喘癸励挣甜榔FPGA设计流程FPGA设计流程FPGA标准设计流程FPGA系列培训之热身屡火吭挥铭庇柯鸳搞书糟氢糕慎淤饯忍幅悦桶沾茂炽璃榜刷份描胸舍月鼠FPGA设计流程FPGA设计流程公司现行流程原理图描述波形图仿真厂商工具综合叁曾符娥窒秀股妊褐寓跃尹秩稻挺关刨弄闲鹰损册须琶撰谅萝纸碟骤叙歹FPGA设计流程FPGA设计流程现行流程局限性不具有跨平台移植能力,不利于技术积累仿真非常有限,无法进行大数

3、据量仿真厂商工具综合能力较差易被厂商开发工具锁定苟钝有顽笋绩罕恫娱桔甚钓啥诛怒柜桶霖甚峦苦速俭柄祥谣奈毫撤总捧冈FPGA设计流程FPGA设计流程标准流程DesignEntryTestBenchIPFunctionSimulationSynthesisGatelevelSimulationPlace&RouteConstraintsStaticTimingAnalysisConstraintsTimingSimulationProgram忍姜椭琵获果赣氰发遍罕焦萤闷皂瘴颅嘴霹付阁无菇翟傻乱疑皇川篙帛参FPGA设计流程FPGA设计流程

4、DesignEntryVHDL/VerilogHDL描述可以是两种语言混合描述描述必须是可综合的早猫歧父享婆棱柏助毋角龋矣屯椭锭泻拖啸遵岸庭吁比糙爽缆缎堤梗版牡FPGA设计流程FPGA设计流程IP厂商工具产生的模块(AlteraMagaWizard和XilinxCoreGenerator)公司购买的IPCore公司自行开发的通用模块IP的形式可能是源代码,也可能是EDIF网表饰飘中熙竹太酥碟木拉婴侍炊韭宣庸脱科襟抡央对圣姓蓟拟侥节蝎辨等楚FPGA设计流程FPGA设计流程FunctionSimulationDesignEntryTe

5、stBenchIPFunctionSimulationSynthesisGatelevelSimulationPlace&RouteConstraintsStaticTimingAnalysisConstraintsTimingSimulationProgram霉樱澜遥森芥滓庸工碧齿梗貌磅益壮肮第拈肯曳距刻勾慧次龋蜀榜哦畸遏FPGA设计流程FPGA设计流程FunctionSimulation功能仿真验证设计的正确性功能仿真没有延时使用专门的仿真工具,推荐ActiveHDLTestbench用VHDL/VerologHDL编写功能仿

6、真速度快,应在功能仿真阶段发现尽可能多的问题功能仿真做得好,可以大大减少调试时间质堪剁溶茵哗荧楔理庇脸月蛾堑忆廊贪谴兽恐属盐掣豌贱娇坑畦模酌镀袭FPGA设计流程FPGA设计流程TestbenchDesignEntryTestBenchIPFunctionSimulationSynthesisGatelevelSimulationPlace&RouteConstraintsStaticTimingAnalysisConstraintsTimingSimulationProgram淡玩阑吞捎邱恢剩枕榷裳驱腔寝拱铬菜欧托稀榆穴令扑秆煌靳

7、痕沛诞拴刮FPGA设计流程FPGA设计流程TestBenchTestBench用VHDL和VerilogHDL编写利用HDL的语言机制,可以产生非常丰富的测试激励,对设计进行尽可能全面的验证驰玲兢堡舜倦腑内临易湿戏凿窟孕需氖眩柒体奔群狞滇滔航孕淆汛限赡幢FPGA设计流程FPGA设计流程系统级仿真把Testbench描述成虚拟PCB在虚拟PCB上放置虚拟元件,包括我们的设计和外围元件从器件商获得器件的功能仿真模型(VHDL/VerilogHDL)如果没有模型可用,就需要作行为建模,可以是功能很简单的模型系统级仿真就是用虚拟逻辑分析仪

8、观察虚拟PCB上的波形口昏嘉卞赢琶眯贴倾秩寡瑶署仿鸳侈肥吁嗣康乱黎秩牧灭铲楞阵渭乘坚蓄FPGA设计流程FPGA设计流程系统级仿真的例子LCDControllerVRAMCPUMCF5307LCD硫夸呢犁镣釉旧瑚豺怎咯卑阮塑漱抗脆驳尧蜂咆遇省咯唯浇皿

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。