《DSP系统设计及应用》第五章ppt课件.ppt

《《DSP系统设计及应用》第五章ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、DSP系统设计及应用胡景春15．1DSP系统硬件设计基础5．2DSP常用接口5．3DSP应用系统硬件设计举例第五章DSP应用系统的硬件设计25.1.DSP系统硬件设计基础5.1.1高速外围器件1.采用高速外围器件的原因2.高速外围器件的选择（1）小规模IC:74系列采用74HCXX、74FXX、74AXX；（2）存储器：选用ISSI、IDT、CYPRESS、HITACHI、TOSHIBA、NEC、SAMSUNG、HUNIX、SGS-THOMSON等公司高速静态存储器SRAM、低功耗大容量SRAM、FIFO；双向RAM

2、；FLASH；SDRAM、EDO；EPROM；EEPROM等各类存储器。相应的芯片系列有：IS62LVxx、CY7Cxx、AS7Cxx等。芯片一般采用贴片，速度一般在10ns左右，容量的选择范围很广。（3）A/D、D/A芯片：一般选用分辨率>16位，频率>100KHz。（4）采用可编程FPGA系列或可编程逻辑器件CPLD系列设计DSP的接口电路，其主要厂商有ALTERA公司、XILINX公司等。35.1.2DSP的电源和混合供电系统设计DSP系统中存在5V/3.3V/2.5V/1.8V混合供电现象，因此必须考虑DSP

3、和其连接器件电信号逻辑电平的匹配，正确的选用外部器件和设计连接电路。通常从以下两方面考虑：1.采用总线收发器（BusTransceiver）：如SN74LVTH245A（8位）、SN74LVTH16245A（16位）用作DSP和外部器件间电平匹配。这类总线收发器3.3V供电,需进行方向控制,能实现电平转换。2.根据芯片的技术说明，选用可以和DSP数据引脚直接连接的器件。选用原则是：（1）由于3.3V供电的DSP输入/输出的逻辑电平和TTL逻辑电平兼容，所以DSP的I/O引脚基本上可以和TTL逻辑的芯片直接相连。（2）

4、若外部器件是5V供电的CMOS器件，其输出信号高电平可达4.4V，长时间超常工作会损坏DSP器件；其输入高电平也高于TTL的高电平，所以中间需加电平转换器件。45.1.3存储器选择一般需考虑以下因素：1.存储器存取速度：一般选ns级存储器2.存储器数据宽度和容量：数据位应和DSP一致，容量按设计需要选择单芯片。3.供电电压：一般选择3.3V供电芯片。4.通过存储器通信:考虑采用双向RAM、FIFO器件。5.程序存储器FLASH、EEPROM等55．2DSP常用接口5.2.1微机总线接口应用DSP设计微机插卡需要解决D

5、SP和微机总线，常用的微机总线接口有ISA和PCI。1.ISAISA总线的插槽及插卡结构如图所示，ISA总线的引脚信号及其定义如表。6D0-7、SD8-SD15A0-A19、LA16-LA23/MEMW、/MEMR、/IOW、/IOR、AEN、IRQx、DACKx782.PCI总线(1) PCI总线标准制定PCI总线标准由PCISIG（PCISpecialInterestGroup）制定，该组织的成员有Intel、IBM、DEC等公司。目前PC机中使用的PCI总线标准主要以PCI2.0为主，其频率为33MHz，字宽为

6、32bit，电源电压为5V。新版的PCI标准向下兼容，并支持66MHz时钟，字宽为64bit，电压为3.3V。(2) PCI总线结构PC机中包括三种空间：存储器空间、I/O空间、配置空间。目前PC机的存储器空间为4GB，地址范围是00000000H～FFFFFFFFH，而I/O空间为64KB，地址范围是0000H～FFFFH。配置空间主要用于向系统提供设备自身的基本信息，并接受系统对设备全局状态的控制和查询。PCI总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总

7、线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权以加速数据传送。为了避免地址冲突，PCI总线要求各个设备所占用的地址能够重定位。重定位是由设备的配置空间的基址寄存器实现的，通常情况下，各个设备的基址寄存器总是被BIOS或者操作系统分配为不同的基址，从而将各个设备分别映射到不同的地址范围。在需要时，应用程序也可以自行修改基址寄存器中的基址，从而将设备映

8、射到指定的地址范围。(3)PCI总线信号PCI总线是一种时分复用的双向应答总线，传输发起方称为主设备，接收方称为从设备。主设备用RFAME信号指示，从设备拉低它的DEVSEL线来表示响应传输请求。91011PCI总线的数据传输以帧为单位，每次传输由一个地址周期（AddressPhase）和多个数据周期（DataPhase）组成，如图所示。AD0