数字系统设计中的低功耗设计原则.doc

《数字系统设计中的低功耗设计原则.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、特征尺寸：•集成电路器件中最细线条的宽度，对MOS器件常指栅极所决定的沟导几何长度，是一条工艺线中能加工的最小尺寸。•反映了集成电路版图图形的精细程度，特征尺寸的减少主要取决于光刻技术的改进(光刻最小特征尺寸与曝光所用波长)。硅园片直径：考虑到集成电路的流片成品率和生产成本，每个硅园片上的管芯数保持在300个左右。封装：为了适应高密度按装的要求，从歼孔形式(THP)向表面按装形式(SMP)发展SMP优点是节省空间、改进性能和降低成本，而且它还可以直接将管芯按装在印制版电路板的两面，使电路板的费用降低60%。目前最多端口已超

2、过1千个。制造工艺极型Bipolar工艺CMOS工艺BiCMOS工艺专用标准电路ASSP专用集成电路ASIC全定制IC:硅片没有经过加工，其各掩膜层都要按特定电路的要求进行专门设计半定制IC:全部逻辑单元是预先设计好的,可以从单元库中调用所需单元来掩膜图形(标准单元方法和门阵列)，可使用相应的EDA软件，自动布局布线。基于单元的IC(Cell-BasedIC))基于门阵的IC(GateArrayIC)门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路不足：设计灵活性

3、较低；门利用率低；芯片面积浪费IC类型分成掩膜方式和编程方式。掩膜方式有全定制和半定制类型。半定制再可分为基于门阵列和基于单元两种。编程方式有PLD和FPGA两种基于单元的IC比门阵电路功能强，集成度高，硅片利用率也高，但需设计几十层掩膜层,即NRE比门阵要高，但单片成本较门阵列便宜，流片周期比门阵列长。门阵列只需设计几层连线和引线孔层掩膜，NRE费最低，但单片成本高；门阵列电路受库单元的限制功能较弱。全定制IC设计复杂，必须从单元设计起，直到几十层版图完成，开发时间最长，因此NRE一次性费用最高。但硅片利用率最高，折算成

4、单片生产成本最低，功能最强，性能最好。扁平封装QFP,不易焊接双列直插塑封DIPo可编程PmgrammableASIC全部逻辑单元都已预先制成，不需要任何掩膜，利用开发工具对器件进行编程，以实现特定的逻辑功能.分为可编程逻辑器件和现场可编程逻辑器件。可编程逻辑器件PLD现场可编程门阵列(FPGA)1、晶体管方面的挑战供电的挑战期望的功耗趋势限制晶体管泄漏电流芯片面积增加存储器的功耗密度较低2、设计技术面临深亚微米工艺的挑战互连线越来越细长，间距越来越小电路元件延迟减小，互连线延迟增大(50-70%,0.35um)□行为域是

5、指集成电路的功能，□结构域是指集成电路的逻辑和电路，□物理域则是集成电路光刻掩膜版的几何特性和物理特性的具体实现，□设计域一般分为五个设计层次，即系统级、算法级、寄存器传输级(也称RTL级)、逻辑级与电路级。VLSI设计的要求(1)设计周期要求(1)设计成本要求(2)设计正确性及性能要求(3)设计过程集成化要求(4)VLSI设计可测试性要求VLSI设计一般过程(1)系统规范化说明(Systemspecification)系统需求开始。EDA工具将用户需求转化为由功能描述和技术指标表示的系统规范化说明(2)逻辑设计(Logi

6、cDesign通常以文本、原理图、逻辑图表示设计结果(3)寄存器传输级设计(RegisterTransitionLevelDesign)具体化。(4)电路设计(CircuitDesign)将逻辑设计表达式转换成电路实现。(5)物理设计(PhysicalDesign)版图设计(LayoutDesign)(6)设计验证(Designverifcation)自顶向下的设计过程是从一个行为概念开始，逐级建立起越来越具体的层次结构，直至一个能够直接变换到电路实体的充分低的设计级。(1)系统级设计(2)算法描述(3)寄存器传输级(4)

7、门级(逻辑级)(5)电路级(6)版图级(物理级)自顶向下的设计方法是一种逐步细化的过程。它的优点是将一个复杂的设计问题简单化，分而治之。而且具有全局性，从整体设计上把握最优。数字系统设计中的低功耗设计原则可编程芯片的功耗包括静态功耗和动态功耗两部分。静态功耗主要是可编程芯片在非激活状态下由漏电流引起的。动态功耗主要是由于可编程芯片在激活状态下由芯片内部节点或输入、输出引脚上的电平转换引起的。可编程器件的功耗主要由以下因素决定：芯片的供电电压、器件的结构、资源的利用率(互连线、逻辑单元和I/O单元使用的数量)、时钟频率、信号

8、翻转速率、输出引脚的数量以及输出驱动负载的大小等。现场集成设计中功耗优化的方法和技巧多种多样，基本可以概括为两种思路。一种是降低电源电压。另一种是利用数字集成电路常用的低功耗设计原理，在电路设计过程中，通过减小节点的电平转换次数和节点的负载电容之积，即减少节点的有效转换电容来达到减小功耗的目的。(1)优