实验六半导体器件仿真实.doc

《实验六半导体器件仿真实.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、.实验六半导体器件仿真实验姓名:林少明专业：微电子学学号11342047【实验目的】1、理解半导体器件仿真的原理，掌握SilvacoTCAD工具器件结构描述流程及特性仿真流程；2、理解器件结构参数和工艺参数变化对主要电学特性的影响。【实验原理】1.MOSFET基本工作原理（以增强型NMOSFET为例）：图1MOSFET结构图及其夹断特性当外加栅压为0时，P区将N+源漏区隔开，相当于两个背对背PN结，即使在源漏之间加上一定电压，也只有微小的反向电流，可忽略不计。当栅极加有正向电压时，P型区表面将出现耗尽层，随着VGS的增加，半导体表面会由耗尽层转为反型。当VGS>VT时，表面就会形成N型反

2、型沟道。这时，在漏源电压VDS的作用下，沟道中将会有漏源电流通过。当VDS一定时，VGS越高，沟道越厚，沟道电流则越大。..2.MOSFET转移特性VDS恒定时，栅源电压VGS和漏源电流IDS的关系曲线即是MOSFET的转移特性。对于增强型NMOSFET，在一定的VDS下，VGS=0时，IDS=0；只有VGS>VT时,才有IDS>0。图2为增强型NMOSFET的转移特性曲线。图2增强型NMOSFET的转移特性曲线图中转折点位置处的VGS（th）值为阈值电压。3.MOSFET的输出特性对于NMOS器件，可以证明漏源电流：令，称为增益因子。（1）由于VDS很小，忽略项，可得：..IDS随VD

3、S而线性增加，故称为线性区。（2）增大，但仍小于，项不能忽略。故：在一定栅源电压下，VDS越大，沟道越窄，则沟道电阻越大，曲线斜率变小。根据③式知，IDS-VDS关系曲线为通过原点的抛物线。当VDS=(VGS-VT)时，IDS-VDS关系曲线斜率为0，表明此时沟道电阻很大。在该区，沟道电阻逐渐变大，称为可变电阻区，或非饱和区。（3）将代入①式，得到此时，漏电流IDS与漏源电压VDS无关，即达到饱和，IDSat则称为饱和漏电流。根据上述分析，可分析MOSFET的输出特性曲线：图3增强型NMOSFET输出特性..4.影响阈值电压的因素：可以证明，对于NMOSFET的阈值电压VT表达式为：其中

4、，Cox为栅电容，为费米势，为接触电势差，Qox为氧化层电荷密度。由公式⑤可知，影响阈值电压的主要由栅电容Cox、衬底杂质浓度、氧化层电荷密度Qox等因素决定。由可知，氧化层厚度tox越薄，则Cox越大，使阈值电压VT降低。费米势：，当P区掺杂浓度NA变大，则费米势增大，阈值电压VT增大。氧化层电荷密度Qox增大，则VT减小。5.影响MOSFET输出特性的因素由①式可知，影响输出曲线的因素为增益因子β和阈值电压VT。已知，因此，当沟道长度L增大时，β减小。由原理4知，影响VT的主要因素有栅电容Cox、衬底杂质浓度、氧化层电荷密度Qox等因素。【实验仪器】计算机，SilvacoTCAD软件

5、【实验内容】1.采用ALTAS器件仿真工具对NMOS器件电学特性仿真（1）I-V输出特性曲线..a、Vds=0.1V时，Id-Vgs曲线。b、Vgs分别为3.3V、4.4V和5.5V时，Id-Vgs曲线。（2）器件参数提取，如阈值电压、Beta和Theta等。2.改变器件结构参数和工艺参数，分析其对NMOS器件主要电学特性的影响。（1）栅氧厚度tox（2）沟道长度L（3）衬底杂志浓度【实验数据记录及分析】1.采用ALTAS器件仿真工具对NMOS器件电学特性仿真在Silvaco中建立的指定参数器件模型结构如图示：..图4指定参数MOSFET结构模型中，氧化层厚度tox为0.1μm，沟道长度

6、L为1μm，p型衬底浓度10^17cm-3,n阱掺杂浓度为10^19cm-3。选用载流子统计模型(fermidirac)对器件进行模拟，固定漏源电压为0.1V。所得的转移特性曲线如图所示：..图5转移特性曲线图当VGS分别为3.3、4.4、5.5V时，模拟出器件的输出曲线如图示：图6器件输出特性曲线由下至上的曲线分别代表VGS为3.3、4.4、5.5V的情况。由该模拟结果可得，在VGS>VT的情况下，随着VGS的增大，饱和漏源电流IDSat增大，与式④所分析的结果相符合。观察曲线可知，当VDS较小时，曲线近似呈线性，随着VDS增大，曲线趋于平缓，与实验原理分析结果相符。提取器件参数，从运

7、行窗口中可以看到阀值电压，Beta和Theta等，如下：..图7提取参数代码段1提取结果总结如下：阀值电压：vt=3.41966VBeta：beta=4.24194e-005A/V2Theta：theta=0.06449781/V2.改变器件结构参数和工艺参数，分析其对NMOS器件主要电学特性的影响。（1）改变栅氧厚度tox的值，分析其对NMOS器件电学特性的影响。①将氧化层厚度tox从0.1μm改为0.05μm，分别就器件结构及器