使用Cadence布局布线常见问题详解.doc

《使用Cadence布局布线常见问题详解.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、使用Cadence布局布线常见问题详解1．怎样建立自己的元件库？建立了一个新的project后，画原理图的第一步就是先建立自己所需要的库，所采用的工具就是partdeveloper.首先在建立一个存放元件库的目录（如mylib），然后用写字板打开cds.lib，定义：Definemylibd:boardmylib(目录所在路径).这样就建立了自己的库。在Concept_HDL的component－>add，点击searchstack，可以加入该库。2．保存时Saveview和Saveallview以及选择Changedirectory和不选择的区别？建立好一个

2、元件库时，首先要先保存，保存尽量选择saveview。在concept-HDL中，我们用鼠标左键直接点击器件后，便可以对器件的外形尺寸进行修改，这时如果你再进入partdeveloper做一些修改后，如果选择saveallview会回到原来的外形尺寸，而选saveview会保留改动后的外形。3．如何建part库，怎么改变symbol中pin脚的位置？在projectmanager中tools/partdeveloper可建立，选择库并定义partname，在symbol中addsymbol，package中addpackage/addpin，依次输入pin：pac

3、kage中：a，Name:pin’slogicalname不能重复b，pin:pin的标号，原理图中backannotate后相应的标号c，pintype:pin脚的类型（input，output等，暂可忽略）d，active：pin的触发类型high(高电平)，low（低电平）e，nc：填入空脚的标号f，total：此类型的所有pin脚数g，以下暂略symbol中：a，logicalname：对应package中的nameb，type：对应package中的typec，position：pin脚在器件中位置（left,right,top,bottom）d，pin

4、text：pin在器件中显示的name（对应package中的pin，但可重复，比如package中的gnd1和gnd2都可设为gnd）e，active：对应package中的active修改：用partdeveloper打开要修改的器件，*选择edit/restrictchanges（若不选择，则器件被保护，修改后存盘无效），一般修改：a，package中相应pin的标号和nameb，pin的active类型c，symbol中各pin脚的顺序（pin脚的顺序在第一次存盘后再次打开会被改变，对于较多pin脚的器件，如232pins，修改较繁琐，故尽力保证的一次的成

5、功率。pin脚在器件中的排列顺序是根据symbol中的顺序而定，故symbol中pin脚的顺序一定要正确，若有错需修改，选中pin按ctrl键配合上下键标可移动pin脚位置。4．画电原理图时为什么Save及打包会出错？当保存时出错，主要原因可能是：所画的信号线可能与元件的pin脚重合，或信号线自身重合；信号线重复命名；信号线可能没有命名；在高版本中（版本14.0以上）中，自己所创建的库不能与系统本身带有的库名字相同；建库时，封装原件的管脚个数与原件库的管脚个数不同。打包时会出错的原因则有可能是所做的封装类型与元件不匹配（如pin脚的个数，封装的类型名等。5．在电原

6、理图中怎样修改器件属性及封装类型？在菜单Text下拉菜单中选择Attribute特性，然后点击器件，则弹出一Attribute窗口，点击Add按钮，则可以加入name,value,JEDEC_TYPE(封装类型)等属性。6．如何在PadDesign中定义Pad/via？及如何调用*.pad？在paddesign中，建立pad时，type选single类型，应该定义下面几层的尺寸：beginlayer（有时是endlayer）,soldermask和pastemask。建立Via时，type一般选through，定义drillhole的尺寸和所有的layer层（注意

7、定义thermalrelief和antipad）以及soldermask。一般Pastemask和Regular一样大，soldmask比layer的尺寸大几个Mil，而thermalrelief和antipad比regularpad的尺寸大10Mil以上。7．做封装库要注意些什么？做封装既可以在Allegro中File－>New－>packagesymbol，也可以使用Wizard（自动向导）功能。在这个过程中，最关键的是确定pad与pad的距离（包括相邻和对应的pad之间），以确保后期封装过程中元器件的Pin脚能完全的无偏差的粘贴在Pad上。如果只知道Pin的

8、尺寸，在设