第五章 存储器层次ppt课件.ppt

《第五章 存储器层次ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章存储器层次结构设计引言不同类型的存储设备，其访问速率相差很大。其基本规律为：访问速率越高的设备，单位容量的成本越高，于是越不容易做得很大。计算机系统的设计者需要在控制成本的同时，尽量提高存储器系统的速率。受益于局部性的概念，计算机的存储器系统通常设计成一个层次结构，CPU内部的寄存器为该层次结构的最高层----它的容量最小，但速率最高。往下依次为各级cache，主存，磁盘等等。该层次结构的运行策略是：尽量让当前被频繁访问的存储区的内容驻留在较高层存储器，作为代价，把不常访问的存储区的内容置换到较低层存储器。同时，尽量让

2、当前被访问的元素附近的元素也驻留在较高层存储器。一个具有良好的局部性的程序，几乎能总是访问高层的存储器，享受到最高的访问速率。大纲5.1存储器的存储结构5.2Cache基本知识5.3改进Cache性能的方法5.4存储器技术及性能优化5.1存储器的层次结构存储器是计算机的核心部件之一，其性能直接关系到整个计算机系统性能的高低。如何以合理的价格，设计容量和速度满足计算机系统要求的存储器系统，始终是计算机体系结构设计中的关键问题之一。用户对存储器速度、容量和价格的要求：容量大速度快价格低速度、容量、价格之间的矛盾：速度越快，每位价

3、格越高；容量越大，每位价格就越低；容量越大，速度越慢。处理器与存储器性能差距日益显著。图5.1以1980年的性能为基准，存储器和处理器的性能差距随时间的变化曲线。如何缩小处理器与存储器之间的性能差距，减少速度、容量、价格之间的矛盾？基本解决方法：存储器层次结构CPUM1M2…Mn图5.2多级存储层次存储层次M1，M2，…，Mn为用不同技术实现的存储器。M1速度最快，容量最小，每位价格最高；Mn速度最慢，容量最大，每位价格最低。想要达到的目标是：存储系统的速度接近于M1的速度，而容量和每位价格都接近于Mn。要实现上述目标，必须

4、做到：存储器若越靠近CPU，则CPU对它的访问频率越高，而且最好大多数的访问都能在M1完成。CPUM1M2…Mn存储层次局部性原理和“越小的硬件速度越快”的原则—导致基于不同速度和容量的存储器层次结构的产生局部性原理时间局部性：一旦一个指令被执行了,则在不久的将来,它可能再被执行。在一定的时间内，重复访问同一个地址的次数越多，时间局部性越好。空间局部性：一旦一个指令一个存储单元被访问,那么它附近的单元也将很快被访问。两次访问的地址越接近，空间局部性越好。把近期内CPU使用的程序和数据放在尽可能靠近CPU的存储器中。任何一层存

5、储器中的数据一般都是其下一层存储器中数据的子集。CPU访存时，首先访问M1，若在M1中找不到所要的数据，就要访问M2，将包含所需数据的块或页面调入M1；若在M2中还找不到，就要访问M3；依此类推。存储层次的性能参数仅考虑M1,M2两级存储层次结构。假设M1,M2容量、访问时间和每位价格分别为S1、TA1、C1，S2、TA2、C2。1、存储层次的平均每位价格C显然，当S1<

6、、平均访问时间TA分两种情况考虑CPU的一次访存：（1）当在M1中命中时，访问时间即为TA1。TA1常称为命中时间。（2）在M1中没命中时，需从M2中将所访问的数据所在块传送到M1，之后CPU才能在M1中访问。设传送一个数据块所需时间为TB，则不命中时的访问时间为：TM：失效开销因此平均访问时间两种常见的层次结构Cache-主存—弥补主存速度的不足（1987->CPU55%；DRAM7%）主存-辅存—弥补主存容量的不足存储层次的四个问题1、当把一个块调入高一层（靠近CPU）存储器时，可以放到哪些位置上？—映像规则2、当所要访

7、问的块在高一层存储器中时，如何找到该块？—查找算法3、当发生失效时，应替换哪一块？—替换算法4、当进行写访问时，应进行哪些操作？—写策略5.2Cache基本知识为了填补CPU和主存在速度上的巨大差距，现代计算机到在CPU和主存之间设置了一个高速、小容量的缓冲存储器Cache。图5.3主要由三大部分组成：Cache存储体：存放由主存调入的指令与数据块。地址转换部件：建立目录表以实现主存地址到缓存地址的转换。替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。Cache是按块进行管理的。Cache和主存均被分割成

8、大小相同的块。相应地，CPU的访存地址被分割成两部分：块地址和块内位移，如图：主存地址主存块地址用于查找该块在Cache中的位置，块内位移用于确定所访问的数据在该块中的位置。块地址块内位移Cache-主存层次的四个问题问题一：映像规则把一个块从主存调入Cache时的放置问题。映像规则有以下