北邮_模拟集成电路设计_期末实验报告.doc

《北邮_模拟集成电路设计_期末实验报告.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、模拟CMOS集成电路课程实验报告姓名：杨珊指导老师：韩可学院：电子工程班级：学号：实验一:共源级放大器性能分析一、实验目的1、掌握synopsys软件启动和电路原理图（schematic）设计输入方法；2、掌握使用synopsys电路仿真软件customdesigner对原理图进行电路特性仿真；3、输入共源级放大器电路并对其进行DC、AC分析，绘制曲线；4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响二、实验要求1、启动synopsys，建立库及Cellview文件。2、输入共源级放大器电路图。3、设置仿真环境。4、仿真并查看仿真结果，绘制曲线。三、实验结果

2、1、电路图2、幅频特性曲线当R=1K,当R=10K,四、实验结果分析器件参数：NMOS管的宽长比为10，栅源之间所接电容1pF。实验结果：当Rd=1K时，gm=2735.7u,Av=2.73.当Rd=10k时，gm=173.50u,Av=1.73.由此可知，当R增大时，放大器的性能下降。实验二:差分放大器设计一、实验目的1.掌握差分放大器的设计方法；2.掌握差分放大器的调试与性能指标的测试方法。二、实验要求1.确定放大电路；2.确定静态工作点Q；3.确定电路其他参数。4.电压放大倍数大于20dB，尽量增大GBW，设计差分放大器；5.对所设计电路调试；6.对电路性能指标进行测试仿真，并

3、对测量结果进行验算和误差分析。三、实验原理平衡态下的小信号差动电压增益AV为：bβ1=β2=β=μnCOX(W/L)四、实验结果(表中数据单位dB)，R单位：kΩW/LR5101520100K27dB28dB28dB28dB120K27dB27dB28dB29dB300K18dB19dB20dB20dB通过表格可知，改变W/L和栅极电阻，当R一定时，随着W/L增加，增益增加，W/L一定时，随着R的增加，增益也减少。但是由于带宽的限制，我们不能无限地增大W/L.为保证带宽,选取W/L=30，R=30K的情况下的数值，保证了带宽约为300MHZ，可以符合系统的功能特性,实验结果见下图。1

4、.电路图2.幅频特性曲线五、思考题根据计算公式，为什么不能直接增大R实现放大倍数的增大？答：若直接增加Rd，则Vd会增加，增加过程中会限制最大电压摆幅；如果VDD—Vd=Vin—VTH，那MOS管处于线性区的边缘，此时仅允许非常小的输出电压摆幅。即电路不工作。此外，RD增大还会导致输出结点的时间常数更大。实验三：电流源负载差分放大器设计一、实验目的1.掌握电流源负载差分放大器的设计方法；2.掌握差分放大器的调试与性能指标的测试方法。二、实验要求1.设计差分放大器，电压放大倍数大于30dB；2.对所涉及的电路进行设计、调试；3.对电路性能指标进行测试仿真，并对测量结果进行验算和误差分析

5、。三、实验原理电流镜负载的差分对传统运算放大器的输入级一般都采用电流镜负载的差分对。如上图所示。NMOS器件M1和M2作为差分对管，P沟道器件M4，M5组成电流源负载。电流0I 提供差分放大器的工作电流。如果M4和M5相匹配，那么M1电流的大小就决定了M4电流的大小。这个电流将镜像到M5。如果VGS1=VGS2，则Ml和M2的电流相同。这样由M5通过M2的电流将等于是IOUT为零时M2所需要的电流。如果VGS1>VGS2，由于I0=ID1+ID2，ID1相对ID2要增加。ID1的增加意味着ID4和ID5也增大。但是，当VGS1变的比VGS2大时，ID2应小。因此要使电路平衡，IOUT

6、必须为正。输出电流IOUT等于差分对管的差值，其最大值为I0。这样就使差分放大器的差分输出信号转换成单端输出信号。反之如果VGS1

7、益为：四，实验结果（表中数据单位：dB）W/L（N）W/L（P）40506070529dB30dB30dB31dB1035dB36dB37dB37dB1536dB37dB37dB38dB选择nmos(w/L)=50,pmos(w/L)=10数据作为结果：由结果曲线可知，此放大器的使用频率范围需要严格控制，当f增大到一定值时，增益下降速率很快。1.电路图2.幅频特性曲线实验五：共源共栅电流镜设计一、实验目的熟悉软件的使用，了解Cadence软件的设计过程。掌