第6章 MOS电路版图设计ppt课件.ppt

《第6章 MOS电路版图设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第六章MOS电路版图设计§6-1MOS管图形尺寸的设计思考题MOS管沟道的宽长比(W/L)如何确定？MOS管沟道的宽度(W)和长度(L)如何确定？MOS管源漏区尺寸如何确定？6.1.1MOS管宽长比(W/L)的确定1.NMOS逻辑门电路(1)NMOS逻辑门电路是有比电路，根据VOL的要求，确定最小R。ViVoVDDMLMIViVoVDDMDME(2)根据负载CL情况和速度要求(tr和tf)确定负载管和等效输入管的最小W/L。VOL(VDDVTL)22R(VOHVTI)E/E饱和负载VOLVTD22R(VOHVTE)E/D其中：

2、R=KIKL=(W/L)I(W/L)L6.1.1MOS管宽长比(W/L)的确定1.NMOS逻辑门电路（续）ViVoVDDMLMIViVoVDDMDME(3)根据静态功耗的要求来确定负载管最大的W/L。(4)根据上述结果最终确定负载管和等效输入管的W/L。(5)根据输入结构和等效输入管的W/L确定每个输入管的W/L。VDDABCF6.1.1MOS管宽长比(W/L)的确定2.CMOS逻辑门电路(2)根据负载CL情况和速度要求(tr和tf)确定等效的PMOS管和NMOS管的最小W/L。ViVoVDDMPMN(1)根据抗干扰能力(噪声容限、输入转折

3、电压V*)确定0范围。V*=VDD+VTP+VTNo1+oo增大VDD0VOViVDDV*6.1.1MOS管宽长比(W/L)的确定2.CMOS逻辑门电路（续）(4)根据电路结构和等效的W/L确定每个管的W/L。(3)根据上述结果最终确定等效的PMOS管和NMOS管的最小W/L。无比电路VOL与o无关VDDABFnor2ViVoVDDMPMN6.1.1MOS管宽长比(W/L)的确定3.传输门电路(2)对于CMOS传输门，一般应当考虑NMOS管和PMOS管特性的对称性。MOS的W/L直接影响传输门的导通电阻，因而影响传输速度。因此，根据

4、传输速度的要求（考虑负载情况和前级驱动情况）来确定MOS管的W/L.6.1.2MOS管沟道长度(L)的确定(2)要考虑工艺水平。(1)要考虑MOS管的耐压能力，一般MOS管的击穿电压由源漏穿通电压决定：BVDSP=qNBL2/2osi(3)要考虑沟道长度调制效应对特性的影响。WL6.1.3MOS管沟道宽度(W)的确定(2)对于长沟器件，应根据工艺水平先考虑确定沟道宽度W，然后再根据已确定W/L的值来确定L的值。(1)根据已确定的W/L和L的值来确定W的值。LW6.1.4MOS管源漏区尺寸的确定一般是根据MOS管的沟道宽度W和相关的设计规则

5、来确定源漏区最小尺寸。源漏区尺寸越小，寄生电容以及漏电就越小。MOS管的源漏区具有可互换性。对于W/L较大的器件一般采用叉指状图形。§6-2版图的布局布线思考题布局布线的策略是什么？复用单元设计有什么好处？6.2.1布局1.布局的基本原则芯片的布局设计是要解决电路图或逻辑图中的每个元件、功能单元在版图中的位置摆布、压焊点分布、电源线和地线以及主要信号线的走向等。首先确定电路中主要单元（元件）的位置，再以主要单元为中心安置次主要单元和次要单元。相关单元（包括压点）要尽量靠近，以主要单元为主调整单元（器件）的形状和位置，方便布线，缩短布线。6.2

6、.1布局2.布局示例1电子表芯片液晶显示译码电路走时电路定时电路比较电路分频电路振荡器调节控制电路报时驱动6.2.1布局2.布局示例2存储器模块SRAM存储矩阵输入输出读写控制地址译码6.2.2布线1.布线基本原则最常用的布线层有金属、多晶硅和扩散区，其寄生电阻和寄生电容有所不同。电源线、地线选择金属层布线，线宽要考虑电流容量（一般1mA/m)。长信号线一般选择金属层布线，应尽量避免长距离平行走线。多晶硅布线和扩散区布线不能交叉而且要短。必须用多晶硅走长线时，应同时用金属线在一定长度内进行短接。6.2.2布线2.布线示例6.2.3优化设

7、计1.源漏区面积优化相邻同型MOS管源漏区相连接时采用有源区直接连接可以减小源漏区面积，减小寄生电容和漏电，也减小了芯片面积。126.2.3优化设计2.器件排序优化通过排序优化可以提高速度，减小漏电。GNDOUTGNDOUTADBCOUTDOUTABC6.2.3优化设计3.宽沟器件的优化设计(1)宽沟器件可以由多个器件合成，方便布局布线，减小栅极电阻。(2)宽沟器件源漏区开孔要充分，提高沟道特性的一致性（尤其是模拟电路）。6.2.3优化设计4.复用单元的设计将常用结构的组合图形（包括电路单元）按设计规则要求设计为可复用的单元，供设计过程中调用

8、，减少设计错误，并便于修改。ActiveContactPolyContactVia1PAD§6-3CMOS电路的抗闩锁设计思考题什么是闩锁效应？它有什么危害？如何消