第2章 8237 DMA控制器ppt课件.ppt

第2章 8237 DMA控制器ppt课件.ppt

ID:59202078

大小:652.50 KB

页数:41页

时间:2020-09-26

第2章  8237 DMA控制器ppt课件.ppt_第1页
第2章  8237 DMA控制器ppt课件.ppt_第2页
第2章  8237 DMA控制器ppt课件.ppt_第3页
第2章  8237 DMA控制器ppt课件.ppt_第4页
第2章  8237 DMA控制器ppt课件.ppt_第5页
资源描述:

《第2章 8237 DMA控制器ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2章8237ADMA工作过程DMA方式之所以能够实现外设与计算机系统的高速信息交换,关键在于该方式的实现采用了专用控制器(称之为DMA控制器)而CPU不参与控制,这使得DMA方式与其他I/O方式有了显著的区别:DMA方式不是在程序控制下进行的,而是以纯硬件控制的方式进行的。DMA方式,是用硬件在存储器与存储器之间或存储器与I/O设备之间直接进行高速数据传送,不需要CPU的干预。图1DMA方式工作示意图DMA读:RAMI/O端口DMA写:I/O端口RAM存储单元间传送:RAMRAMDMA方式的实现过程如图1所示,描述如下:①外设向DMAC发出DMA请求DREQ;②

2、DMAC将此请求传递到CPU的总线保持端HOLD,向CPU提出总线请求HRQ;③CPU在完成当前总线周期后检测HOLD,在非总线封锁条件下,对DMA请求作出总线响应HLDA:一是CPU将地址总线、数据总线、控制总线置高阻,放弃对总线的控制权;二是CPU送出有效的总线响应信号HLDA加载至DMAC,告之可以使用总线;④DMAC接收到有效的总线响应信号后,向外设送出DMA应答信号DACK,通知外设做好数据传送准备,同时占用总线,开始对总线实施控制;⑤DMAC送出内存地址和对内存与外设的控制信号,控制外设与内存或内存与内存之间的数据传送;⑥DMAC通过计数控制将预定的数据传送

3、完后,向CPU发出无效的HRQ信号,撤消对CPU的DMA请求:⑦CPU收到此信号后,送出无效的HLDA,并重新开始控制总线,实现正常的总线控制操作。图2不同I/O方式下的数据通路(a)程控或中断方式下的数据传送通路;(b)DMA方式下内存与外设间数据传送通路;(c)DMA方式下内存与内存间数据传送通路2.2.18237A的基本功能和内部结构基本功能:有4个独立的DMA通道每个通道的DMA请求都可以被屏蔽每个通道DMA请求的优先权可通过编程规定为固定方式或循环方式可以RAMI/O,也可以I/ORAM可以有4种工作方式可以通过级联来扩展可以由外部处理信号来结束传送2.2

4、8237A的基本功能和内部结构2.2.18237A的基本功能和内部结构DMAC8237的外部引线图如图3所示。A0~A3:双向地址线,具有三态输出。A4~A7:三态输出线。DB0~DB7:双向三态数据总线。:双向三态低电平有效的I/O写控制信号。:双向三态低电平有效的I/O读控制信号。:三态输出低电平有效的存贮器写控制信号。2.28237A的基本功能和内部结构图3DMAC8237引脚图:三态输出低电平有效的存贮器读控制信号。ADSTB:地址选通信号,高电平有效的输出信号。AEN:地址允许信号,高电平有效输出信号。:片选信号,低电平有效输入信号。RESET:复位信号,高电

5、平有效输入信号。READY:准备好输入信号,当DMAC工作期间遇上慢速内存或I/O接口时,可由它们提供READY信号,使DMAC在传送过程中插入时钟周期SW,以便适应慢速内存或外设。2.28237A的基本功能和内部结构HRQ:保持请求信号,高电平有效的输出信号。HLDA:保持响应信号,高电平有效的输入信号。DREQ0~DREQ3:DMA请求(通道0~3)信号。DACK0~DACK3:DMA响应信号,分别对应通道0~3。CLK:时钟输入,用来控制8237的内部操作并决定DMA的传输速率。:过程结束,低电平有效的双向信号。2.28237A的基本功能和内部结构内部寄存器2.2

6、.2.8237的工作过程和工作方式8237内部有三类状态,空闲状态SI、请求状态S0和传送状态S1~S4。8237有两个工作周期:空闲周期和有效周期(1)空闲周期每一时钟周期都采样通道请求输入线DREQ(2)有效周期(工作周期)当某一通道有DMA请求,向CPU发出DMA请求信号HRQ。在还没有收到HLDA时,8237处于DMA的S0。收到HLDA后,就进入了有效周期,开始DMA传送。8237工作时序4.8237的工作方式①单字节传送方式。②数据块传送。③请求传送。④级联方式。每次只传送一个字节。传送后,字节数计数器减1,地址寄存器相应增1。每个字节传送时,DREQ必须保

7、持有效,传送结束后变为无效。由CPU接管总线至少一个机器周期。连续传送数据,每传送一个字节自动修改地址并将字节数计数器减1,直至数据块传送完毕。当外设的数据已传送完,DREQ信号变为无效由外设送入一个有效的EOP信号字节计数器减1到0几片8237可以级连,构成主从式DMA系统图58237级联结构图3)传送类型①接口到存贮器的传送。②存贮器到接口。③存贮器到存贮器。4)优先级①固定优先级。②循环优先级。8237有4个独立的DMA通道,有许多内部寄存器。表6.4给出这些寄存器的名称、长度和数量。2.2.38237A的内部寄存器1.8237A的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。