《数字电子技术》康华光习题解答第四章常用组合逻辑功能器件.doc

《《数字电子技术》康华光习题解答第四章常用组合逻辑功能器件.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章常用组合逻辑功能器件习题一、选择题1、如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。(a)5(b)6(c)72、半加器逻辑符号如图所示，当A=“1”，B=“1”时，C和S分别为()。(a)CS(b)CS(c)C3、二进制编码表如下所示，指出它的逻辑式为()。(a)B=A=(b)B=A=(c)B=A=输输出入BA000110114、编码器的逻辑功能是()。(a)把某种二进制代码转换成某种输出状态(b)将某种状态转换成相应的二进制代码(c)把二进制数转换成十进制数5、译码器

2、的逻辑功能是()。(a)把某种二进制代码转换成某种输出状态(b)把某种状态转换成相应的二进制代码(c)把十进制数转换成二进制数6、采用共阳极数码管的译码显示电路如图所示，若显示码数是4，译码器输出端应为()。(a)a=b=e=“0”b=c=f=g=“1”(b)a=b=e=“1”b=c=f=g=“0”(c)a=b=c=“0”b=e=f=g=“1”7、74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出=　　　　。Ａ.，B.C.一、综合题1、试用3线-8线译码器

3、实现一组多输出逻辑函数：2、用数据选择器实现三变量多数表决器。3、试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下：2≤X≤5时F=X+2X<2时F=1X>5时F=04、8线-3线优先译码器74148和与非门构成的电路如图3-24所示。试说明该电路的逻辑功能。5、试分析图3-11所示逻辑图的功能。“1”A2A1A0A2A1A0A2A1A0S3S2S1D0D1D2D3D4D5D6D7F0F1F2F3F4F5F6F7GFE74151M

4、UXDEMUX74138图3-11逻辑图第四章习题答案一、选择题ccabaac二综合题1、解：将F1～F4化为最小项之和形式：令A2=A，A1=B，A0=C，则译码器中的m0～m7即为Fi中的m0～m7，把m0～m7变成。F0F1F2F3F4F5F6F774138S1S2S3A0A1A25VCBAF1图3-12逻辑图F2F3F4&&&&2、解：三变量多数表决器在例1中已分析,其逻辑表达式为Y=AB+BC+AC则有：D0=D1=D2=D4=0D3=D5=D6=D7=1画出逻辑图如图4.

5、24所示图4.24逻辑图3、解：根据题意列出真值表3-12。由真值表3-12可直接画出逻辑图3-30。F0F1F2F3F4F5F6F774138S1S2S3A0A1A25VX0X1X2图3-30逻辑图F2F1F0&&&表3-12题3-12真值表X2X1X0F2F1F00000010100111001011101110010011001011101110000004、解：74148的输出为输入信号下角标的二进制数的反码。例如，对编码得（111的反码）。但是经非门取反后，便得到原码。例如对编码得F2

6、F1F0=111。74148输入低电平有效，=0时编码，=1时不编码，输出，的优先级最高，的优先级最低。按照输出为原码的分析，可以得出对编码时，输出F3F2F1F0应等于1001；对编码时，输出F3F2F1F0应等于1000；由图看出，当时，F3=1，F0=1。由于=1，74148不编码，，使F2=F1=0。达到了F3F2F1F0等于1001的要求。当时，F3=1，=1，74148不编码，，F3F2F1F0=1000。时，F3=0，=0，74148编码。74148和与非门构成了十线-四线编码器。

7、5、解：=0时，八选一数据选择器74151、三态缓冲器G、3线-8线译码器74138均处于“工作状态”。当A2A1A0=000时，74151选择D0作为输入数据通道。74138选择作为输出通道。此时，。若D0=0，即74138的=0，74138译码，F0=0，与D0状态相同。若D0=1，即74138的=1，74138不译码，所有输出全为1，F0=1，也与D0状态相同。可见，在A2A1A0=000时，F=D0；A2A1A0=001时，F=D1；……；A2A1A0=111时，F=D7；当=1时，八选

8、一数据选择器74151“不选择”、3线-8线译码器74138“不译码”、三态缓冲器G输出为高阻态，将输入与输出隔离开，数据不能传输。从上述分析可见，74138在电路中起数据分配器的作用。74151和74138一起构成了八路数据分时传输系统。