资源描述：
《数字逻辑电路与系统设计第4章常用组合逻辑功能器件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第4章常用组合逻辑功能器件本章将介绍几种常用的中规模集成电路(MSI),这些中规模集成电路分别具有特定的逻辑功能,称为功能模块,用功能模块设计组合逻辑电路,具有许多优点.4.1自顶向下的模块化设计方法顶:指系统功能,即系统总要求,较抽象.向下:指根据系统总要求,将系统分解为若干个子系统,再将每个子系统分解为若干个功能模块……,直至分成许多各具特定功能的基本模块为止.例:设计一个数据检测系统,功能表如下:S1S2输出功能00A+B01A－B0Min(A,B)11Max(A,B)数据A、B分别来自两
2、个传感器.B:数据检测系统B1:输入传感器数据B2计算值B3选择输出B11传感器AB12传感器BB21A+BB22A－BB23Min(A,B)B24Max(A,B)*****B231比较A和BB232选择Min**B241比较A和BB242选择Max**顶层*：叶结点分层设计树ABB11转换AB12转换BB21二进制加法B22二进制减法B231比较B241比较B242选择B232选择B3输出选择S1S2B1:输入B2:计算功能选择输出传感器分层方框图minmaxB23B244.2编码器将信息(如
3、数和字符等)转换成符合一定规则的代码.4.2.1二进制编码器用n位二进制代码对N=2n个特定信息进行编码的逻辑电路.设计方法:以例说明输入互相排斥编码器、优先编码器设计一个具有互相排斥输入条件的编码器.输入:X0、X1、X2、X3输出：A1、A0对应关系：输入A1A0X000X101X210X311X3X2X1X0A1A00000××0001000010010011××0100100101××0110××0111××000111001××010××1011××100××1101××1110××1
4、111××X3X2X1X0000111100001111011××××××××××××00A1=X2+X3000111100001111010××××××××××××01X3X2X1X0A0=X1+X34线—2线编码器电路图：≥1≥1X2X3X3X1A1A0编码器在任何时候只允许有一个输入信号有效;(2)电路无X0输入端;(3)电路无输入时,编码器的输出与X0编码等效.带输出使能(Enable)端的优先编码器:输出使能端:用于判别电路是否有信号输入.优先:对输入信号按轻重缓急排序,当有多个信号同
5、时输入时,只对优先权高的一个信号进行编码.下面把上例4线—2线编码器改成带输出使能(Enable)端的优先编码器,假设输入信号优先级的次序为:X3,X2,X1,X0.X3X2X1X0A1A0E00000001000100000100100011010010010001011000110100011110010001101001110101011010111101100110110111011101101111110X3X2X1X000011110000111101100111111111100A
6、1=X2+X3X3X2X1X000011110000111101001000111111101A0=X3+X2X1EO=X3X2X1X0=X3+X2+X1+X0≥1≥1&≥1X2X1X3X2X0A0A1EO编码器电路图4.2.2二－十进制编码器输入:I0,I1,I2……I9,表示十个要求编码的信号.输出:BCD码.电路有十根输入线,四根输出线,常称为10线—4线编码器4.2.3通用编码器集成电路1.8线—3线优先编码器74148逻辑图引脚图选通输出扩展输出输入使能输入低电平有效输出二进制数的反码
7、74148功能表例：用两片74148构成16线—4线优先编码器。00111XXXXXXXXXXXX11111110000011高位芯片工作情况：0111111111110XXXX01100111101011低位芯片工作情况：问题思考：若用四片74148构成一个32线—5线编码器，电路如何设计？若用八片74148构成一个64线—6线编码器，电路又如何设计？扩展电路设计提示：1）观察上例编码器低三位输出电路结构，并找出规律；2）分析高位输出和各GS之间的关系，将GS作为输入，高位信号作为输出，设计一
8、输出电路。2.10线－4线优先编码器74147逻辑图引脚图74147功能表4.2.4编码器应用举例4.3译码器/数据分配器4.3.1二进制译码器X0X1Xn-1Y0Y1二进制译码器……译码是编码的逆过程，作用是将一组码转换为确定信息。输入：二进制代码，有n个；输出：2n个特定信息。1.译码器电路结构以2线—4线译码器为例说明2线—4线译码器的真值表为:ABY0Y1Y2Y300100001010000010110001下图为高电平输出有效的2线–4线译码器电路图,MSB&&&&11BALSBY0Y
