湘潭大学EDA2013年考试试卷.doc

湘潭大学EDA2013年考试试卷.doc

ID:59148318

大小:33.50 KB

页数:5页

时间:2020-09-11

湘潭大学EDA2013年考试试卷.doc_第1页
湘潭大学EDA2013年考试试卷.doc_第2页
湘潭大学EDA2013年考试试卷.doc_第3页
湘潭大学EDA2013年考试试卷.doc_第4页
湘潭大学EDA2013年考试试卷.doc_第5页
资源描述:

《湘潭大学EDA2013年考试试卷.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、制卷人签名:制卷日期:审核人签名::审核日期:………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………装……………………订……………………线…………………………………………………………………湘潭大学2013年下学期2011级《EDA技术》课程考试(A卷)参考解答及评分标准适用年级专业电子信息、通信工程考试方式(闭卷)考试时间120分钟专业班级学号姓名题号一二三四五六七八总分阅卷

2、教师得分………………………………………………………………………………………………………………得分一、填空题(共20分)1.EDA的含义是:电子设计自动化VHDL的含义是:超高速硬件描述语言2.请列出三个VHDL语言的数据类型。例如实数数据类型,位数据类型等。整形,字符型,字符串型。3.Vhdl的运算符中,优先级别最低的是逻辑运算符,优先级别最高的是NOT(**,ABS)。4.试定义一个变量a,数据类型为4位标准矢量:variablea:std_logic_vector(0to3)5.在vhdl的数据

3、对象中,信号,变量可以被多次赋予不同的值,只能在定义是复值的是常量。6.Vhdl的子程序有函数和过程两种。7.Vhdl源程序的文件名应与实体名相同,否则无法通过编译。8.设D0为‘0’,D1为‘0’,D2为‘1’,D3为‘0’,D3&D2&D1&D0的运算表达结果是:01009.使用quartusII软件中时,文本编辑文件的后缀名是:vhd波形仿真文件的后缀名是:vwf。得分二、简答题(20分,共4题,每题5分。)1.简述cpld与fpga的异同,在实际应用是该如何选择?答:CPLD更适合完成各种算

4、法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。1.简述vhdl语言与计算机c语言的区别。答:VHDL是硬件描述语言,面向硬件

5、的。用于CPLD、FPGA等大规模可编程逻辑器件的。而C语言主要是面向软件的,是计算机编程。适用于普通计算机的,以及单片机、DSP等。2.简述when_else条件信号赋值语句和if_else顺序语句的异同。答:WHEN_ELSE条件信号赋值语句中无标点,只有最后有分号;必须成对出现;是并行语句,必须放在结构体中。IF_ELSE顺序语句中有分号;是顺序语句,必须放在进程中。3.简述quartusII的设计流程。建立工作库文件夹;输入设计项目原理图/VHDL文件;将设计项目设置成PROJECT;选择目

6、标器件;编译;建立仿真波形文件;引脚锁定并编译;编程下载/配置。得分三、vhdl程序设计题(60分)1.用并行信号赋值语句设计4选1数据选择器。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMUX4ISPORT(IN0,IN1,IN2,IN3:INSTD_LOGIC;A,B:INSTD_LOGIC;Y:OUTSTD_LOGIC);ENDENTITYMUX4;ARCHITECTUREARTOFMUX4ISSIGNALsel:STD_LOGIC_VECTOR(

7、1DOWNTO0);BEGINsel<=B&A;Y<=IN0WHENsel=“00”ELSEIN1WHENsel=“01”ELSEIN2WHENsel=“10”ELSEIN3WHENsel=“11”ELSE‘0’;ENDARCHITECTUREART;1.编写一个数值比较器vhdl程序的进程,要求使能信号g低电平时比较器开始工作,输入信号p=q,输出equ为‘0’,否则为‘1’。process(p,q)beginifg='0'thenifp=qthenequ_tmp<='0';elseequ_tmp

8、<='1';endif;elseequ_tmp<='1';endif;Endprocess;2.在程序包中设计一个功能为四舍五入的过程。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;PACKAGEMYPACKISFUCTIONSUM(A:INSTD_LOGIC_VECTOR(3DOWNTO0)B:OUTSTD_LOGIC)RETURNSTD_LOGIC_VECTOR(3DOWNTO0)ISENDMYPACK;PACKAGEBODYMYP

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。