湘潭大学2011级eda考试试卷

《湘潭大学2011级eda考试试卷》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、附件3说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题区域。制卷人签名：制卷日期：审核人签名：：审核日期：………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………装……………………订……………………线…………………………………………………………………湘潭大学2013年下学期2011级《EDA技术》课程考试试卷（A或B卷）适用年级专业电子信息工程、通信工程考试方式闭卷考试时间120分钟学院班级学号姓名题号一二三四五六七八总分阅卷教师得

2、分………………………………………………………………………………………………………………得分一、填空题（20分）1、EDA的含义是：________________________________________________VHDL的含义是:________________________________________________(2分)2、请列出三个VHDL语言的数据类型，例如实数数据类型，位数据类型等。（3分）_______________，________________，___________________。3、VHDL的运算符中，优先级别最低的是__

3、____________________，优先级别最高的是_____________________________。（2分）4、试定义一个变量a,数据类型为4位标准逻辑矢量：________________________________________________________。（2分）5、在VHDL的数据对象中，_____________、________________可以被多次赋予不同的值，只能在定义时赋值的是_____________________。（3分）6、VHDL的子程序有_________________和__________________

4、_两种。（2分）7、VHDL源程序的文件名应于____________相同，否则无法通过编译。8、设D0为‘0’，D1为‘0’，D2为‘1’，D3为’0’,D3&D2&D1&D0d的运算结果是__________________________________________。(2分)（第10页共10页）附件3说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题区域。9、在QuartusII软件中，文本编辑文件的后缀名是：__________________________;波形文件的后缀名是：________________________________

5、。（2分）得分二、简答题（20分，共4题，每题5分。）1、简述CPLD与FPGA的异同，在实际应用时该如何选择？（5分）2、简述VHDL语言与计算机c语言的区别。（5分）3、简述WHEN-ELSE条件信号赋值语句和IF-ELSE顺序语句的异同。（5分）4、简述QUARTUS的设计流程。（5分）（第10页共10页）附件3说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题区域。得分三、VHDL程序设计题：（60分）1、用并行信号赋值语句设计4选1数据选择器。（10分）2、编写一个数值比较器的VHDL程序的进程，要求使能信号g低电平时比较强开始工作，输入信号p=

6、q，输出equ为‘0’，否则为‘1’。（10分）（第10页共10页）附件3说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题区域。3、在程序包中设计一个功能为四舍五入的过程。（10分）4、设计一个异步清零的10进制计数器，并在数码管上显示。（15分）（第10页共10页）附件3说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题区域。5、设计一个由6个触发器构成的异步计数器，采用元件例化的方式生成。（15分）（第10页共10页）附件3说明：本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题区域。2013下参考答案一1：电子设计自动化，硬件

7、描述语言2：整型(integer)，标准逻辑位(std_logic),标准逻辑位矢量(std_logic_vector)（等等）布尔型(boolean)，位矢量型(bit_vector)，字符型(character)，字符串型(string)，时间型(time)文件型(files)3：AND(ORNANDNORXORXNOR)（逻辑运算符）；**(ABSNOT)4：variablea:std_logic_vector(3downto0);或者variablea:std_logic_vector(0to3)5:信号，变量；常量6：函数和过程