计算机组织与体系结构.doc

计算机组织与体系结构.doc

ID:59131412

大小:102.50 KB

页数:6页

时间:2020-09-12

计算机组织与体系结构.doc_第1页
计算机组织与体系结构.doc_第2页
计算机组织与体系结构.doc_第3页
计算机组织与体系结构.doc_第4页
计算机组织与体系结构.doc_第5页
资源描述:

《计算机组织与体系结构.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、_____________________…一、项选择题(本大题共15小题,每小题2分,共30分。在每小题的四个备选答案中,选出一个正确的答案填在下表中。)题序123456789101112131415答案1.假定对字符码0l01101做偶校验,没有数据错误,来用做偶校验的字符码是()。A、0lB、00l01101C、0lD、l0l011012.定点运算器用来进行()。A、十进制数加法运算B、定点数运算C、浮点数运算D、既进行定点数运算也进行浮点数运算;3.某计算机字长32位,其存储容量为4MB,若按字编址,它的寻址范围是()。A、0--1MB、0--4MBC、0--4MD、0--1

2、MB4.在变址寻址方式中,操作数放在()。A、主存单元B、通用寄存器C、程序计数器D、变址寄存器5.有关逻辑左移中,说法正确的是()。A、数据左移1位,最低位用0补充B、数据左移1位,最低位用1补充C、数据左移1位,最高位用原最低位补充D、数据左移1位,最高位用原最高位补充6.微地址指出微指令(      )A、在主存的存储位置         B、在堆栈的存储位置C、在磁盘的存储位置         D、在控制存储器的存储位置7.在主存和CPU之间增加cache存储器的目的是()。A.增加内存容量C.解决CPU与内存之间的速度匹配问题B.提高内存的可靠性D.增加内存容量,同时加快存取

3、速度8.主机是指()。A、运算器B、运算器、控制器和主存储器C、控制器D、运算器和控制器9.在定点加法运算器中,无论采用双符号位还是单符号位,必须有(),它一般用异或门来实现。A、译码电路B、溢出判断电路C、编码电路D、移位电路10.采用虚拟存贮器的主要目的是______。A.扩大外存贮器的存贮空间B.扩大主存贮器的存贮空间,并能进行自动管理和调度C.提高外存贮器的存取速度D.提高主存贮器的存取速度11.假设寄存器R中的数值为100H,主存地址为100H和200H的地址单元中存放的内容分别是300H和400H,则在什么方式下访问到的操作数为100H(      )。A、直接寻址100H

4、          B、寄存器寻址RC、存储器间接寻址(100H)    D、寄存器间接寻址(R)1.低速I/O设备之间互相连接的总线选用()总线。A、ISAB、PCIC、AGPD、HOST2.假设有4个中断源A、B、C、D,硬件排队中断优先级从高到低依次为A->B->C->D。现在需要将4个中断源得到CPU相应的次序更改为C->A->D->B,则中断源D的中断服务程序中应该设置的中断屏蔽字为______。A.1101B.0101C.1111D.01003.在单总线结构的CPU中,连接在总线上的多个部件______。A.某一时刻只有一个可以向总线发送数据,并且只有一个可以从总线接收数据

5、;B.可以有多个同时向总线发送数据,并且可以有多个同时从总线接收数据;C.可以有多个同时向总线发送数据,但可以有一个同时从总线接收数据。D.某一时刻只有一个可以向总线发送数据,但可以有多个同时从总线接收数据;4..指令I1:MOVR2,01H(01H->R2);I2:ADDR3,R2((R3)+(R2)->R3)中存在______。A.先读后写相关;B.先写后读相关;C.先写后写相关;D.不存在数据相关。一、假设x=0.11011,y=-0.10101,采用双符号位法,计算x+y=?X-Y=?同时指出是否发生“溢出”?上溢出还是下溢出?(8分)。二、已知x=0101,y=-0101,请

6、用补码一位乘法中的Booth算法,计算x×y=?(12分)一、CPU执行一段程序时,cache完成存取的次数为1900次,主存完成存取的次数为100次,已知cache存取周期为50ns,主存存取周期为250ns,求:cache命中率是多少?cache/主存系统平均访问时间和效率。(8分)二、设机器字长为16位,指令格式结构如下所示,分析指令格式及寻址方式的特点。(10分)158 765320OP寻址方式源寄存器 目的寄存器位移量(16位)一、(14分)有若干片1MB的SRAM芯片,构成4MB存储器,问(1)构成4MB存储器需要多少片1MB的SRAM芯片?(2)该4MB存储器需要多少位地

7、址?需要哪种译码器?(3)画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号A、数据信号D、控制信号MREQ和R/W#。存储器与CPU连接的结构示意图一、(10分)假设原来某计算机执行一条指令分取指IF、译码ID、读操作数并执行EX(EX段不可以拆分)和写回WB四段完成,每段执行所需时间如下图所。计算机执行一条指令每段执行所需时间图计算机连续执行完成6条,指令之间没有相关性。(1)画出流水线的时空图;(2)求流水线的实际吞吐率。(3

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。