资源描述：
《计算机组织与体系结构实验报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、计算机组织与体系结构实验报告评语：成绩教师：年月日班级：030911学号：03091066姓名：刘金华实验地点：E-Ⅱ区311实验时间：第一章QuartusII 使用简介设计实例:利用Quartusll器件库中的存储器模块,采用原理图输入方式,设计一个简单的LPM_ROM,通过编辑器在ROM中存入数据,并下载到FPGA中,最后通过实验箱进行硬件测试和验证.一建立工程1.建立文件夹eg:D:lpm_rom文件夹名称不能用中文，也最好不用数字2.建立*.mif文件打开QuartusII，选File→NewOtherfiles→memo
2、ryinitializationfile,单击ok,在弹出的对话框中选字数64和字长8,单击ok,打开存储器初始化编辑窗口,利用View菜单命令往框图里加入数据;然后点File→saveas,存入建立的文件夹D:lpm_rom，点保存,点是,点Next,点Next,点Next在family库中选cyclone,在packge点PQFP,在Speedgrade中选8在Pincount选主芯片数240,选EP1C6Q240C8点Next,点Next,点Finish。3.输入元件打开QuartusII，选File→NewBlockDia
3、gram/schematicFile,点OK单击鼠标右键，点Insert→Symobl…在libraries库中选择需要的元件eg：lpm_rom点ok点VHDL点browse,选择元件存放的文件夹D:lpm_rom，给元件取名lpm_rom1,点保存点next在currentlyselectdevicefamily中选择芯片cyclone,选宽8位，64字节，选中Dualclock,点next去掉已打勾的’q’outputport点next点browse，选前面已建立的*.mif文件Next，finish重复点鼠标右键选Inse
4、rtSymobl…在libraries库中择其他需要的input,output引脚。修改输入引脚名称一个为a[5..0],一个为clk,输出引脚的名称改为q[7..0]。4.存盘存入新建的文件夹D:lpm_rom中，点保存，点是，点Next，点Next，点Next。在family库中选cyclone，在packge点PQFP,在Speedgrade中选8，在Pincount选主芯片数240，选EP1C6Q240C8，点Next，点Next，点Finish。5.编译点快捷键►编译。二、引脚锁定选择菜单Assignments→Pins
5、点Location,根据实验电路结构图NO.5和芯片引脚对照表,查出a[5..0]，clk，[7..0]在核心芯片EP1C6/1C12Q240上所对应的引脚号，具体如下：•a[5]------键6-------PIO5------238•a[4]------键5-------PIO4------237•a[3]------键4------PIO3------236•a[2]------键3-------PIO2------235•a[1]------键2-------PIO1------234•a[0]------键1------P
6、IO0------233•clk------28•q[7]-------PIO23-------20•q[6]-------PIO22-------19•q[5]-------PIO21-------18•q[4]-------PIO20-------17•q[3]-------PIO19-------16•q[2]-------PIO18-------15•q[1]-------PIO17------14•q[0]-------PIO16-------13q[3..0]是数码管1，q[7..4]是数码管2编译，点快捷键►编译。三.
7、下载点在出现的*.sof文件上，选中program/configure点。第二章运算器实验1．算术逻辑运算实验一．实验目的1.了解简单运算器的数据传输通路。2.验证运算功能发生器的组合功能。3.掌握算术逻辑运算加、减、与的工作原理。4.验证实验台运算的8位加、减、与、直通功能。5.按给定数据，完成几种指定的算术和逻辑运算。二．实验内容1．实验原理算术逻辑单元ALU的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功能用VHDL硬件描述语言编辑而成，构成8位字长的ALU。参加运算的两个8位数据分别为A[7..0]和B
8、[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，CN为低位的进位位；F[7..0
