第3章 EDA工具软件与设计入门ppt课件.ppt

《第3章 EDA工具软件与设计入门ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章EDA工具软件与设计入门本章提要：EDA设计流程CPLD和FPGA的编程与配置方法常用EDA工具软件MAX+plusII的原理图输入设计教学方法:在讲MAX+plusII的原理图输入设计方法时，应先安装软件，然后边示范边讲解7/28/202113.1EDA设计流程7/28/20212原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构配置4、OTP器件编程功

2、能仿真应用FPGA/CPLD的EDA开发流程7/28/20213设计输入——将要设计的电路以开发软件要求的某种形式表达出来，并输入计算机，设计输入图形输入法：原理图、状态图和波形图文本输入法：VHDL语言，ABELHDL或Verilog-HDL3.1.1设计输入7/28/202141.原理图输入法原理图由逻辑器件(符号)和连接线构成，特别适合用来描述接口和连接关系。优点：(1)类似于画图,适于未掌握HDL的设计者(2)形象直观，适用于初学或教学演示。(3)对于较小的电路模型，其结构与实际电路十分接近，设计者易于把握电路全局。(4)接近于

3、底层电路布局，因此，易于控制逻辑资源的耗用，节省面积。7/28/20215原理图输入法的缺点：(1)兼容性较差，不便交流和管理。(2)电路功能的易读性下降，排错困难，整体调整和结构升级困难。(3)原理图的电路结构和元件已定，留给综合器和适配器的优化选择空间有限,偏离了EDA的本质涵义。(4)必须直接面对硬件模块的选用，行为模型的建立将无从谈起，无法实现自顶向下的设计方案。7/28/202162.HDL文本输入法这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog

4、的源程序，进行编辑输入。可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。7/28/202173.1.2设计实现设计实现主要由EDA开发工具依据设计输入文件自动生成用于器件编程、波形仿真及延时分析等所需的数据文件。此过程对开发系统来讲是核心部分，但对用户来说，几乎是自动化的，设计者无需过多做什么工作，只需根据需要，通过设置“设计实现策略”等参数来控制设计实现过程，从而使设计更优化。7/28/20218将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给

5、定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。综合综合设计输入文件网表文件7/28/20219C、ASM...程序CPU指令/数据代码：0100101000101100软件程序编译器COMPILER编译器和综合器功能比较VHDL/VERILOG.程序硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件（a）软件语言

6、设计目标流程（b）硬件语言设计目标流程7/28/2021102.适配适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。7/28/2021113.1.

7、3设计仿真时序仿真功能仿真就是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。就是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。7/28/2021123.1.4编程或配置对CPLD的下载：编程(Program)对FPGA中的SRAM下载：配置(Configure)对OTPFPGA的下载和对FPGA的专用配置ROM的下载：编程把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA/CPLD进行下载，

8、以便进行硬件调试和验证(HardwareDebugging)。7/28/202113硬件测试最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，