数字电子技术第五章 时序逻辑电路课件.ppt

数字电子技术第五章 时序逻辑电路课件.ppt

ID:58915287

大小:1.00 MB

页数:90页

时间:2020-09-29

数字电子技术第五章 时序逻辑电路课件.ppt_第1页
数字电子技术第五章 时序逻辑电路课件.ppt_第2页
数字电子技术第五章 时序逻辑电路课件.ppt_第3页
数字电子技术第五章 时序逻辑电路课件.ppt_第4页
数字电子技术第五章 时序逻辑电路课件.ppt_第5页
资源描述:

《数字电子技术第五章 时序逻辑电路课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章时序逻辑电路时序逻辑电路是一种重要的数字逻辑电路,其特点是电路任何一个时刻的输出状态不仅取决于当时的输入信号,而且与电路的原状态有关,具有记忆功能。构成组合逻辑电路的基本单元是逻辑门,而构成时序逻辑电路的基本单元是触发器。时序逻辑电路在实际中的应用很广泛,数字钟、交通灯、计算机、电梯的控制盘、门铃和防盗报警系统中都能见到。本章主要介绍典型的时序逻辑部件:集成计数器的识别与应用,集成寄存器的识别与应用;时序逻辑电路的分析和设计。第5章时序逻辑电路本章要点计数器及应用寄存器及应用时序逻辑电路的分析

2、与设计5.1计数器及应用计数器在计算机及各种数字仪表中应用广泛,具有记忆输入脉冲个数的功能,还可以实现分频、定时等。5.1.1任务描述(1)按图5.1所示连接电路,检查无误后接通电源。(2)闭合开关S,观察发光二极管的发光情况,记录观察到的结果;输入时钟脉冲,再观察发光二极管的发光情况;(3)断开开关S,输入时钟脉冲,观察发光二极管的发光情况;连续输入时钟脉冲,观察发光二极管的发光情况,依次将观察到的结果记录于表5.1。图5.2S断开,来第2个CP时观察到的现象图5.1计数器演示电路5.1.2计数器

3、的基本功能与分类1.计数器的基本功能如果将演示过程中的开关S闭合看作是“0”、断开看作是“1”,用替换S;将发光二极管“亮”看作是“1”、“亮”看作是“0”,用Qn替换对应的发光二极管;则表5.1可转换为计数器状态转换表,如表5.2所示。输入输出对应的十进制数CP1Q3Q2Q10×000100000110011120102130113141004151015161106171117表5.2计数器状态转换表由表5.2可知,当时钟脉冲(CP1)作为计数脉冲输入时,计数器输出的状态与输入的计数脉冲个数对应

4、的二进制数一致。因此,由计数器的输出状态可判断出输入了多少个计数脉冲,即计数器可以实现计数功能。2.计数器分类根据触发器的触发方式可分为计数器根据进位规则不同可分为同步计数器异步计数器二进制计数器十进制计数器任意进制计数器同步计数器的特点是构成计数器的所有触发器共用同一个时钟脉冲,触发器的状态同时更新,计数速度快;而异步计数的特点是构成计数器的触发器不共用同一个时钟脉冲,所有触发器更新状态的时刻不一致,计数速度相对较慢。在实际应用中,计数器是以集成电路形式存在的,主要有集成二进制计数器、集成十进制计

5、数器两大类,其他进制计数器可由它们通过外电路设计来实现。在每一大类计数器中,又以同步与异步、加计数与可逆计数来细分。注意:5.1.3二进制计数器及应用遵循二进制计数规则计数的计数器称为二进制计数器。通常,由4位触发器构成的集成二进制计数器,通过引脚选择可组成二-八-十六进制计数器。在外电路控制下,二进制计数器可实现十进制计数。如果将两个集成二进制计数器级联,还可以实现24进制计数、60进制计数等。1.集成异步二进制计数器图5.1所示演示电路中所用的74LS197是一个集成异步二进制加计数器,其引脚排

6、列和逻辑符号如图5.3(a)、(b)所示。(a)引脚排列(b)逻辑符号图5.3集成异步二进制计数器74LS19774LS197的14个引脚中:13脚是异步清零端;1脚CT/是计数和置数控制端,低电平“0”时置数,高电平“1”时计数;8脚CP0、6脚CP1是2个时钟脉冲输入端,采用下降沿触发;11、3、10、4脚D3~D0是并行输入数据端;12、2、9、5脚Q3~Q0是计数器输出端;14脚为供电电源端,7脚为接地端。74LS197可以实现二-八-十六进制计数,其功能表如表5.3所示。输入输出说明CPD

7、3D2D1D0Q3Q2Q1Q00××××××0000清零10×d3d2d1d0d3d2d1d0置数11↓××××计数CP0=CP、CP1=Q0,16进制CP1=CP,8进制CP0=CP、CP1=0/1,2进制表5.374LS197的功能表由表5.3可知,74LS197具有如下功能。①当13脚接低电平“0”时,计数器被清零,低电平电压最大值为0.8V。正常使用时,13脚应接高电平“1”,高电平电压最小值为2V。②当1脚CT/接低电平“0”时,计数器置数,将11、3、10、4脚D3~D0端等待输入的数据

8、置入计数器。计数器置入数据后,将以置入的数据为起点,开始计数。正常计数时,1脚CT/应接高电平“1”。③当8脚CP0接输入的计数脉冲(CP)、6脚CP1接5脚Q0输出时,在CP的下降沿,计数器进行十六进制计数。④只有6脚CP1接输入的计数脉冲(CP)时,在CP的下降沿,计数器进行八进制计数。⑤只有8脚CP0接输入的计数脉冲(CP)时,在CP的下降沿,计数器进行二进制计数。2.集成同步二进制计数器常用的集成同步二进制加计数器有74LS161、74LS163等。74LS1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。