数字电子技术第五章 时序逻辑电路6结存器.ppt

《数字电子技术第五章 时序逻辑电路6结存器.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第六节数码寄存器与移位寄存器寄存器按功能划分为基本寄存器和移位寄存器。基本寄存器只能并行送入、并行输出数据；移位寄存器分为左移、右移和双向移位，数据可以并入并出、并入串出、串入串出和串入并出等。寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。寄存器实际上是若干触发器的集合。一、数码寄存器（一）单拍工作方式数码寄存器数码寄存器—存储二进制数码的时序电路组件，具有接收和寄存二进制数码的逻辑功能。（二）双拍工作方式数码寄存器1

2、、异步清零2、送数3、CR=1、CP上升沿以外的时间，寄存器保持。（三）四位集成寄存器74Xl7574X175的功能表二、移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲（CP）的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)根据移位数据的输入－输出方式,可分为四种电路结构：串入－串出，串入－并出，并入－串出，并入–并出。FFFFFFFF串入－串出入出FFFFFFFF串入－并出入出FFFFFFFF并入－串出出F

3、FFFFFFF并入－并出出(一)单向移位寄存器（a）电路串行数据输入端串行数据输出端并行数据输出端1.4位右移寄存器D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn22、写出激励方程：3、写出状态方程：(b).工作原理D2=Qn1D0D2D1D31011011011000000000FF0FF1FF2FF31CP后2CP后3CP后4CP后11011Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011DSI=11010000,

4、从高位开始输入经过4个CP脉冲作用后，从DS端串行输入的数码就可以从Q0Q1Q2Q3并行输出。串入并出经过7个CP脉冲作用后，从DSI端串行输入的数码就可以从DO端串行输出。串入串出三、四位双向集成移位寄存器74X19474X197的功能表1.用74X194构成环形计数器环形计数器的状态图四.74X194应用2.用74X194构成扭环计数器扭环计数器的状态图3.移位寄存器构成的序列信号发生器小结时序逻辑电路一般由组合电路和存储电路两部分构成。它们在任一时刻的输出不仅是当前输入信号的函数，而且还与电路原来的状态有关。时序电

5、路可分为同步和异步两大类。逻辑方程组、状态表、状态图和时序图从不同方面表达了时序电路的逻辑功能，是分析和设计时序电路的主要依据和手段。时序电路的分析，首先按照给定电路列出各逻辑方程组、进而列出状态表、画出状态图和时序图，最后分析得到电路的逻辑功能。时序电路的设计，首先根据逻辑功能的需求，导出原始状态图或原始状态表，有必要时需进行状态化简，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。小结用已有的M进制集成计数器可以构成任意进制计数器，方法有：异步清零法、同步清零法、异步置数法和同

6、步置数法。当M>N时，用一片M进制计数器即可；当M

7、路。小结