VHDL硬件描述语言简介ppt课件.ppt

《VHDL硬件描述语言简介ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章硬件描述语言VHDL简介一、VHDL语言的基本概念Intro.toVHDLVHDLVeryHighSpeedIntegratedCircuit(VHSIC)HardwareDescriptionLanguageDevelopedbyTI,IBM,Intermetricsin1983IEEEStd1076-1987and1993VHDLisaHardwareDescriptionLanguage,notaprogramminglanguage.VHDL的优点用于设计复杂的、多层次的设计。支持设

2、计库和设计的重复使用与硬件独立，一个设计可用于不同的硬件结构，而且设计时不必了解过多的硬件细节。有丰富的软件支持VHDL的综合和仿真，从而能在设计阶段就能发现设计中的Bug，缩短设计时间，降低成本。更方便地向ASIC过渡VHDL有良好的可读性，容易理解。VHDL与计算机语言的区别运行的基础计算机语言是在CPU＋RAM构建的平台上运行VHDL设计的结果是由具体的逻辑、触发器组成的数字电路执行方式计算机语言基本上以串行的方式执行VHDL在总体上是以并行方式工作验证方式计算机语言主要关注于变量值的变化V

3、HDL要实现严格的时序逻辑关系（一）VHDL语言程序的基本结构Exampleentityand_2isport(a,b:instd_logic;Y:outstd_logic);endand_2;TheEntitydescribestheinputsandoutputsarchitecturedataflowofand_2isbeginY<=aandb;enddataflow;TheArchitecturedescribestheboxentitynameVHDL大小写不敏感LibraryIEEE;

4、useIEEE.std_logic_1164.all;LibraryPackageAND_2abYVHDL库(LIBRARY)设计库IEEE库预定义库(隐含打开)STD库STANDARD(隐含说明)TEXTIO(用USE说明)WORK库资源库(用LIBRARY)其它库STD_LOGIC_1164STD_LOGIC_ARITHSTD_LOGIC_UNSIGNEDNUMERIC_STDNUMERIC_BITMATH_REALMATH_COMPLEXVITAL_TIMINGVITAL_PRIMITIVE

5、库说明语句：Library库名;use库名.程序包名.项目名;实体（Entity）描述此设计功能输入输出端口（Port）在层次化设计时，Port为模块之间的接口在芯片级，则代表具体芯片的管脚A[3..0]B[3..0]equalEntityeqcomp4isport(a,b:instd_logic_vector(3downto0);equal:outstd_logic);endeqcomp4;实体－－端口的模式输入（Input）输出（Output）双向（Inout）：可代替所有其他模式，但降低了程

6、序的可读性，一般用于与CPU的数据总线接口缓冲（Buffer）：与Output类似，但允许该管脚名作为一些逻辑的输入信号(2)端口说明PORT(端口名{,端口名}:方向数据类型;::端口名{,端口名}:方向数据类型);端口方向实体INOUTINOUTBUFFERLINKAGEOut与Buffer的区别Entitytest1isport(a:instd_logic;b,c:outstd_logic);endtest1;architectureaoftest1isbeginb<=not(a);c<=b

7、;--Errorenda;Entitytest2isport(a:instd_logic;b:bufferstd_logic;c:outstd_logic);endtest2;architectureaoftest2isbeginb<=not(a);c<=b;enda;结构体（Architecture）描述实体的行为结构体有三种描述方式行为描述(behavioral)数据流描述(dataflow)结构化描述(structural)ENTITY描述電路的I/O介面PackageARCHITECTUR

8、E描述電路的特性和運作StructuralDataFlowBehavioral不同的描述風格结构体－－行为描述Architecturebehavioralofeqcomp4isbegincomp:process(a,b)beginifa=bthenequal<=‘1’;elseequal<=‘0’;endif;endprocesscomp;endbehavioral;高层次的功能描述，不必考虑在电路中到底是怎样实现的。结构体－－数据流描述描述输入信号经过怎样的变换得到输出信号Ar