专题二数字钟及校园打铃系统设计ppt课件.ppt

专题二数字钟及校园打铃系统设计ppt课件.ppt

ID:58857909

大小:241.50 KB

页数:46页

时间:2020-09-30

专题二数字钟及校园打铃系统设计ppt课件.ppt_第1页
专题二数字钟及校园打铃系统设计ppt课件.ppt_第2页
专题二数字钟及校园打铃系统设计ppt课件.ppt_第3页
专题二数字钟及校园打铃系统设计ppt课件.ppt_第4页
专题二数字钟及校园打铃系统设计ppt课件.ppt_第5页
资源描述:

《专题二数字钟及校园打铃系统设计ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字钟及校园打铃系统设计设计目标:1、基本的数字钟计时功能、校时功能;2、定时闹钟功能;可以任意设定闹钟时间,闹铃时间为1分钟。3、校园打铃功能;(1)正常教学打铃:分夏季作息时间和春季作息时间打铃,响铃时间20秒。两季作息时间通过开关切换。(2)考试时间打铃,响铃时间20秒。(3)正常教学打铃和考试打铃通过开关切换。一、基本的数字钟计时功能、校时功能电路设计1、基本计时功能电路设计60进制计数器元件外部引脚功能图说明:1、EN=‘1’时,正常计数,=‘0’时,停止计数。2、CLRN=’0’时,复位清零,=‘1’时,正

2、常计数。3、CLK时钟信号,上升沿触发。4、QSA:60进制个位输出;QSB:60进制十位输出。LIBRARYieee;USEieee.std_logic_1164.all;ENTITYclock_60ISPORT(CLRN,EN,CLK:INSTD_LOGIC;cout1:outSTD_LOGIC;Qsa:OUTINTEGERRANGE0TO9;Qsb:OUTINTEGERRANGE0TO5);ENDclock_60;ARCHITECTUREaOFclock_60ISBEGINPROCESS(CLK,CLRN)VAR

3、IABLEtmpsa:INTEGERRANGE0TO9;VARIABLEtmpsb:INTEGERRANGE0TO5;60进制计数器设计(VHDL程序)BEGINIFCLRN='0'THENtmpsb:=0;tmpsa:=0;ELSIFCLK'eventANDCLK='1'THENIFEN='1'THENIFtmpsb=5ANDtmpsa=9THENtmpSa:=0;tmpSb:=0;COUT1<='1';ELSIFtmpSa=9THENtmpSa:=0;tmpSb:=tmpSb+1;ELSEtmpSa:=tmpSa+

4、1;ENDIF;ENDIF;ENDIF;QSA<=tmpsa;QSB<=tmpsb;ENDPROCESS;ENDa;24进制计数器设计元件外部引脚功能图:说明:1、EN=‘1’时,正常计数,=‘0’时,停止计数。2、CLRN=’0’时,复位清零,=‘1’时,正常计数。3、CLK时钟信号,上升沿触发。4、QHA:24进制个位输出;QHB:24进制十位输出。LIBRARYieee;USEieee.std_logic_1164.all;ENTITYclock_24ISPORT(CLRN,EN,CLK:INSTD_LOGIC;

5、cout:outSTD_LOGIC;Qha:OUTINTEGERRANGE0TO9;Qhb:OUTINTEGERRANGE0TO2);ENDclock_24;ARCHITECTUREaOFclock_24ISBEGINPROCESS(CLK,CLRN)VARIABLEtmpha:INTEGERRANGE0TO9;VARIABLEtmphb:INTEGERRANGE0TO2;24进制计数器设计BEGINIFCLRN='0'THENtmphb:=0;tmpha:=0;ELSIFCLK'eventANDCLK='1'THEN

6、IFEN='1'THENIFtmphb=2ANDtmpha=3THENtmpha:=0;tmphb:=0;COUT<='1';ELSIFtmpha=9THENtmpha:=0;tmphb:=tmphb+1;ELSEtmpha:=tmpha+1;ENDIF;ENDIF;ENDIF;QHA<=tmpha;QHB<=tmphb;ENDPROCESS;ENDa;数字钟实体数字钟实体LIBRARYieee;USEieee.std_logic_1164.all;ENTITYclock_vISPORT(EN,CLK,CLRN:INS

7、TD_LOGIC;QSa,QMa,QHa:OUTINTEGERRANGE0TO9;QSb,QMb:OUTINTEGERRANGE0TO5;QHb:OUTINTEGERRANGE0TO2;cout:outstd_logic);ENDclock_v;ARCHITECTUREaOFclock_vISsignalcout1,cout2,COUT3:STD_LOGIC;BEGINu60s:PROCESS(CLK,CLRN)VARIABLEtmpsa:INTEGERRANGE0TO9;VARIABLEtmpsb:INTEGERRA

8、NGE0TO5;BEGINIFCLRN='0'THENtmpsb:=0;tmpsa:=0;ELSIFCLK'eventANDCLK='1'THENIFEN='1'THENIFtmpsb=5ANDtmpsa=9THENtmpSa:=0;tmpSb:=0;COUT1<='1';ELSIFtmpSa=9THENtmpSa:=0;tmpS

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。