数字电子技术期末考试题.doc

《数字电子技术期末考试题.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、期末考试试卷课程：数字电子技术考试形式（闭卷，考试）A卷系：电子与信息工程系专业：应用电子技术班级：　　　　　　班学号：姓名：题号一二三四五六七八九十总分评卷人分数68818158812512100评分一、完成下列数制转换：（每题1分，共6分）1．（）B=（）D2．（63）D=（）B3．（）B=（）H4．（5A）H=（）B5.()BCD=()D6.(56)D=()BCD二、用代数法化简下列各式：（每题4分，共8分）1．F=AB+ABC+ACDE+A+CD2．F=三、用卡诺图化简这里无关项，表示这些输入变量组合的函数值是任意的。8分四、选择题：（每小题2分，共18分）1．（）电路的输入电流最

2、小。a)TTLb)CMOSc)三极管反相器d)晶闸管2．在下列逻辑电路中，不是组合逻辑电路的是（）。a)译码器b)全加器c)编码器d)寄存器3．半加器是指（）的电路。a)两个同位的二进制数相加后不带进位输出，b)不带进位输入的两个同位二进制数相加c)两个同位的二进制数及来自低位的进位三者相加d)两个同位的十进制数相加4．同步计数器和异步计数器的区别在于（）。a)前者为加法计数器，后者为减法计数器b)前者为二进制计数器，后者为十进制计数器。c)前者各触发器由相同脉冲控制，后者各触发器不是由相同脉冲控制d)后者各触发器由相同脉冲控制，前者各触发器不是由相同脉冲控制5.CMOS与非门多余端的处理

3、方法是（）。a)剪掉b)接地c)接低电平d)接高电平6.由4个D触发器组成的数码寄存器可以寄存（）。a)4位十进制数码b)4位二进制数码c)2位十进制数码d)8位二进制数码7．施密特电路是具有滞回特性的（）。a)无稳态电路b)单稳态电路c)双稳态电路　　d)放大器8．A/D转换器是能实现（）的电路。a)数／模转换b)模／数转换c)BCD转换d)交流／直流转换9．能实现串行数据变换成并行数据的电路是（）a)编码器b)译码器c)加法器d)移位寄存器五、填空题（每空格1分，共15分）1.基本逻辑门电路有______、________、________三种。2.三态门的输出有三种状态：______

4、__、________和__________。3.半导体数码管按内部发光二极管的接法可分为共极和共极两种。4.用来累计输入脉冲数目的部件称为__________。5.数字信号和模拟信号相比优点有____________和_____________6.JK触发器具有________、________、____________和_____________四项逻辑功能。六、判断题(正确的在括号内打“√”，错误的打“×”。共8分，每小题1分)1.与逻辑运算中，输入信号与输出信号的关系是“有1出1，全0出0”。　()2.n个变量的卡诺图共有2n个小方格：()3.译码器的功能是将二进制码还原成给定的信

5、息符号。()4.用4个触发器可以构成4位二进制计数器。()5.用4个触发器可以构成4位十进制计数器。()6.基本RS触发器输入信号＝0，＝1，输出Q＝0。()7.将JK触发器的J、K端连接在一起作为输入端，就构成D触发器。()8.T触发器的T端置1时，每输入一个CP脉冲，输出状态就翻转一次。()七、用多路选择器74LS151实现函数（8分）八、某比赛中有三个裁判，一个主裁判，两个副裁判，约定裁决有效的条件是主裁判必须赞同，副裁判至少有一个赞同，试设计一组合逻辑电路，实现该功能。12分九、边沿JK触发器组成如下电路，输入CP的波形如图，试画出Q1Q2端的波形。要求写出Q1Q2的输出方程，设Q

6、1Q2初态均为0。（5分）CPQ1Q2J2Q2>K2Q2J1Q1>K1Q11·CP（a）逻辑图(b)波形图十试用74LS163、74LS20、74LS48设计一个十进制计数、译码、显示器，要求画出原理图，集成电路的引脚如下图所示。（13分）