南邮数电第6章-可编程逻辑器件ppt课件.ppt

《南邮数电第6章-可编程逻辑器件ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章可编程逻辑器件PLD:ProgrammableLogicDevice1PLD是厂家作为一种通用型器件生产的半定制电路，用户可以利用软、硬件开发工具对器件进行设计和编程，使之实现所需要的逻辑功能。6.1PLD概述PLD内部包含有丰富的逻辑部件（如各种门电路、开关、触发器等）和连线，各逻辑部件相互不连接或局部连接。用户可通过配置器件内部逻辑部件的互连关系、分配PLD管脚的用途，即所谓的编程，实现多种逻辑功能。同一种PLD器件，其内部逻辑部件的互连关系不同、引脚的分配方案不同，实现的逻辑功能也不同，给使用者带来了极大的方便2开发过程DesignEntryCompile

2、SimulationProgramming(Download)PLD的开发流程示意图3三、多路选择器6.1.1PLD的表示方法一、输入缓冲电路二、门电路及导线连接表示6.1PLD概述41AAA连接方式表示PLD输入缓冲电路5PLD中的与门、或门表示6PLD中的多路选择器00011011ABCDC0FC176.1.2可编程功能的实现6.1PLD概述86.1.3PLD的制造工艺6.1PLD概述⑤基于FLASH技术的PLD③紫外线可擦除的PLD④电可擦除的PLD⑥基于SRAM技术的PLD②基于熔丝/反熔丝基数的PLD①基于掩模技术的PLD96.1.4PLD的分类6.1PLD概

3、述一、PLD的集成度分类可编程逻辑器件PLD低密度可编程逻辑器件LDPLD高密度可编程逻辑器件HDPLDPROMPLAPALGALCPLDFPGA101.低密度可编程逻辑器件(LDPLD:Low-DensityPLD)(1)PROM(ProgrammableROM)与阵列固定，或阵列可编程。(2)PLA(ProgrammableLogicArray)与阵列、或阵列都可编程。(3)PAL(ProgrammableArrayLogic)与阵列可编程，或阵列固定。(4)GAL(GenericArrayLogic)大部分与阵列可编程，或阵列固定。11LDPLD的分类与结构名称与

4、阵列或阵列输出部分PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可配置122.高密度可编程逻辑器件(HDPLD:High-DensityPLD)(1)CPLD(ComplexPLD)20世纪80年代中。20世纪80年代中。(2)FPGA(FieldProgrammableGateArray)136.1.4PLD的分类6.1PLD概述一、PLD的集成度分类二、PLD的制造工艺分类三、按编程方法分类14PLD的基本结构一、PLD实现各种逻辑功能的依据二、传统PLD的总体结构图传统PLD的总体结构输出电路输入电路与阵列或阵列外部数据输入数据输

5、出输入项乘积项和项反馈……6.1PLD概述15一、基本结构：地址译码器、存储单元矩阵、输出电路存1，字线W和位线b间接二极管；存0，字线W和位线b间不接二极管。二、工作原理6.2可编程只读存储器（PROM）6.2.1PROM的结构和功能16逻辑关系：译码器部分的输出变量和输入变量（包括原变量和反变量）构成“与”的关系。存储矩阵和输出电路部分的输出变量和存储矩阵的输入变量构成“或”的关系。译码器部分的输出变量和输入变量（包括原变量和反变量）构成“与”的关系。二、工作原理6.2可编程只读存储器（PROM）6.2.1PROM的结构和功能172.实现组合逻辑函数例9.1.1试用

6、ROM实现如下组合逻辑函数。首先应将以上两个逻辑函数化成由最小项组成的标准“与-或”式,即解:6.2可编程只读存储器（PROM）6.2.2ROM的应用182.实现组合逻辑函数例9.1.1试用ROM实现如下组合逻辑函数。解:6.2可编程只读存储器（PROM）6.2.2ROM的应用采用有3位地址码、2位数据输出的8字节×2位ROM。将A、B、C3个变量分别接至地址输入端A2A1A0。按逻辑函数要求存入相应数据,即可在数据输出端D0、D1得到F1和F2,其19ROM阵列如图所示111(D1)(D0)F2F1ABC20图6.3.1&≥16.3可编程逻辑阵列（PLA）6.3.1P

7、LA的结构与应用与阵列可编程与阵列可编程21PLA应用举例例用PLA器件实现函数解：用PLA器件实现，需3个输入端，2个输出端。用卡诺图法化简，得出F1、F2的最简与或式：相应的实现电路如图所示。22图用PLA实现组合函数的设计&≥123除了具有与阵列和或阵列以外，还有输出和反馈电路：专用输出结构可编程输入/输出结构寄存器输出结构异或输出结构6.3可编程逻辑阵列（PLA）6.3.2PAL的结构与应用24例1：用PAL设计一个带使能端（低电平有效）的2/4线译码器，输出低电平有效。解：使能输入：EN；译码地址输入：A1和A0；输出为：Y