复杂可编程逻辑器件与应用课件_第六章.ppt

复杂可编程逻辑器件与应用课件_第六章.ppt

ID:58809610

大小:438.50 KB

页数:44页

时间:2020-10-01

复杂可编程逻辑器件与应用课件_第六章.ppt_第1页
复杂可编程逻辑器件与应用课件_第六章.ppt_第2页
复杂可编程逻辑器件与应用课件_第六章.ppt_第3页
复杂可编程逻辑器件与应用课件_第六章.ppt_第4页
复杂可编程逻辑器件与应用课件_第六章.ppt_第5页
资源描述:

《复杂可编程逻辑器件与应用课件_第六章.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、CPLD/FPGA的配置与下载第六章一、CPLD/FPGA器件的配置二、MAX系列非易失性器件的下载配置三、FLEX/ACEX系列FPGA的下载配置四、ALTERA的编程文件一、CPLD/FPGA器件的配置▲把CPLD/FPGA设计代码送入芯片的过程(或操作)称为对CPLD/FPGA器件的配置,也称为下载。▲经过配置的CPLD芯片,就成为具有用户需要功能的专用数字电路或数字系统。▲对CPLD/FPGA芯片进行编程配置的方式有多种。器件编程下载的分类1、按使用计算机的通讯接口划分:(1)串口下载(BitBlaster或MasterBlaster);(2)并口下载(ByteBlas

2、ter);(3)USB接口下载(MasterBlaster或APU)等方式。2、若按使用的CPLD/FPGA器件划分:1)CPLD编程(适用于片内编程元件为EPROM、E2PROM和闪存的器件);2)FPGA下载(适用于片内编程元件为SDRAM的器件)。APU:AlteraProgrammingUnit器件编程下载的分类3、按CPLD/FPGA器件在编程下载过程中的状态划分:1)主动配置方式在这种配置方式下,由CPLD器件引导配置操作的过程并控制着外部存贮器和初始化过程;2)被动配置方式在这种配置方式下,由外部CPU或控制器(如单片机)控制配置的过程。CPLD/FPGA器件的工

3、作状态1、用户状态(Usermode)即电路中CPLD器件正常工作时的状态;2、配置状态(Configurationmode)指将编程数据装入CPLD/FPGA器件的过程,也可称之为下载状态;3、初始化状态(Initialization)此时CPLD/FPGA器件内部的各类寄存器复位,让I/O引脚为使器件正常工作作好准备。CPLD/FPGA器件按照正常使用和下载的不同过程其工作状态分为三种:二、MAX系列非易失性器件的下载配置对于编程元件为E2PROM或闪存的CPLD器件(如MAX系列器件等),只需简单的利用专门的编程下载电缆(名为ByteBlaster或BitBlaster)

4、将编程配置数据下载到芯片中去即可。特点:断电后下载数据不丢失。BitBlaster配置--需专用电缆和器件。ByteBlaster配置--ALTERA已开放配置原理,很容易由用户自制配置电缆,常用方法。ByteBlaster有两种配置模式:1)被动串行模式(PS)配置--常用来配置FLEX10K/1K、FLEX8000和FLEX6000系列器件。2)边界扫描模式(JTAG)配置--对具有边界扫描电路的器件进行配置重构或在线编程。常用来对MAX系列器件进行编程配置。ByteBlaster:一般用来对FLEX系列器件进行配置重构,也可以用来对MAX9000以及MAX7000S/MA

5、X7000A等器件进行编程配置。用ByteBlaster进行配置用ByteBlaster的JTAG模式进行配置▲ALTERA公司现在生产的CPLD器件一般都有“JTAG”接口。▲ALTERA器件的JTAG都具有第二功能,即除了能作为边界测试功能外还可以利用JTAG接口进行器件编程,编程时序同样遵循1149.1协议。JTAG接口JTAG接口使用TDI、TDO、TCK、TMS四个管脚。其中:TDI:串行数据输入端,TDO:串行数据输出端,TCLK:串行时钟,TMS:JTAG状态机模式控制端。TDI、TDO、TMS的数据在TCLK时钟的配合下,将数据串行移位到CPLD内部JTAG移位

6、寄存器中。使用JTAG接口进行器件配置,既适用于CPLD器件,也适用于FPGA器件。BYTEBLASTER并口下载线ByteBlaster10针示意图用ByteBlaster对MAX7000,MAX9000系列器件 编程连接示意图Byteblaster下载线的接口电路用ByteBlaster下载线进行下载配置三、FLEX/ACEX系列FPGA的下载配置对于编程元件为SRAM的FPGA器件(如FLEX6000、FLEX8000、FLEX10K、ACEX1K、APEX20K系列等),虽然也能像MAX系列器件那样利用简单的专门下载电缆来对FPGA器件进行编程配置,但由于这类器件具有编

7、程数据易失性的特性,所以存在一个对于芯片进行外部配置的问题。一般是将编程配置数据永久性的存储在外部的闪存或E2PROM中,供FPGA器件每次在系统通电时调入这些编程配置数据。否则用户就需要在每次系统通电时都需要利用PC机进行对FPGA器件进行的编程写入的操作。FLEXl0K/EP1K系列器件有四种配置方式:CPU多用单片机进行控制,也有用PC机进行控制。常用的配置引脚配置状态下器件的状态输出位,加电后FLEX10K立刻驱动该引脚到低电平,100mS后释放。▲MSEL1/MSEL0,配置方式选

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。