微处理器系统结构与嵌入式系统-第五章-存储器ppt课件.ppt

《微处理器系统结构与嵌入式系统-第五章-存储器ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、微处理器系统结构与嵌入式系统设计第五章存储器系统5.1存储器件的分类5.2半导体存储芯片5.3存储系统的层次结构存储系统的分层管理地址映射技术3.现代计算机的多级存储体系5.4主存储器设计技术存储芯片选型存储芯片的组织形式地址译码技术存储器接口设计决定芯片片选信号的实现两级译码；全译码、部分译码、线译码；固定、可变存储介质(存储原理)、读写策略(存取方式)容量扩展；基本结构（RAM、ROM）、性能指标并行、多端口、联想（改善主存的访问速度和吞吐量）2021/7/302/545.1.1不同的存储原理双极型：MOS型掩膜ROM一次性可编程PROM紫外线可擦除EPROM电可擦除E2

2、PROM快闪存储器FLASH易失性存储器非易失性存储器静态SRAM动态DRAM存取速度快，但集成度低，一般用于大型计算机或高速微机的Cache；速度较快，集成度较低，一般用于对速度要求高、而容量不大的场合（Cache）集成度较高但存取速度较低，一般用于需较大容量的场合（主存）。半导体存储器磁介质存储器磁带、软磁盘、硬磁盘（DA、RAID）光介质存储器只读型、一次写入型、多次写入型2021/7/303/545.1.2不同的读写策略数据访问方式并行存储器(ParallelMemory)串行存储器(SerialMemory)数据存取顺序随机存取（直接存取）可按地址随机访问；访问时间

3、与地址无关；顺序存取(先进先出)FIFO、队列(queue)堆栈存储先进后出(FILO)/后进先出(LIFO)；向下生成和向上生成；实栈顶SS、堆栈指针SP；2021/7/304/54堆栈的生成方式2021/7/305/54堆栈建立与操作示例堆栈段起始地址栈底及初始栈顶（a）向下生成堆栈的建立及初始化（b）入栈操作（实栈顶）（c）出栈操作（实栈顶）地址存储单元10200H10202H10204H10206H10208H1020AH1020CH……10230H0011SS1020SP初值0030栈顶PUSHAX1234PUSHBX1AB110200H10202H10204H10

4、206H10208H……1022CH1022EH10230H0011SS1020SP0030栈底堆栈段起始地址12341AB1002E002CPOPAXPOPBX10200H10202H10204H10206H10208H……1022CH1AB11022EH123410230H0011SS1020SP002C(栈底)堆栈段起始地址002E00301AB112346/422021/7/306/545.2.1静态RAM的六管基本存储单元集成度低，但速度快，价格高，常用做Cache。T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。如A点为数据D，则B点为数据/D。

5、T1T2ABT3T4+5VT5T6行选择线有效（高电平）时，A、B处的数据信息通过门控管T5和T6送至C、D点。行选择线CD列选择线T7T8I/OI/O列选择线有效（高电平）时，C、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。2021/7/307/54动态RAM的单管基本存储单元集成度高，但速度较慢，价格低，一般用作主存。行选择线T1B存储电容CA列选择线T2I/O电容上存有电荷时，表示存储数据A为逻辑1；行选择线有效时，数据通过T1送至B处；列选择线有效时，数据通过T2送至芯片的数据引脚I/O；为防止存储电容C放电导致数据丢失，必须定时进行刷新；动态刷新时行

6、选择线有效，而列选择线无效。（刷新是逐行进行的。）刷新放大器2021/7/308/54读写控制逻辑R/WCE数据缓冲器（三态双向）d0d1dN-1…D0D1DN-1…RAM芯片的组成与结构（一）该RAM芯片外部共有地址线L根，数据线N根；该类芯片内部采用单译码（字译码）方式，基本存储单元排列成M*N的长方矩阵，且有M=2L的关系成立；字线0字线M-10,00,N-1M-1,0M-1,N-1……………地址译码器a0a1aM-1……A0A1AL-1地址寄存器……D0DN-1位线0位线N-1存储芯片容量标为“M*N”（bit）D0DN-1地址线数据线控制线2021/7/309/54

7、RAM芯片的组成与结构（二）该RAM芯片外部共有地址线2n根，数据线1根；该类芯片内部一般采用双译码（复合译码、重合选择）方式，基本存储单元排列成N*N的正方矩阵，且有M=22n=N2的关系成立；0,00,N-1N-1,0N-1,N-1………D0D0DN-1DN-1…Y0YN-1Y地址译码器Y地址寄存器……AnAn+1A2n-1X地址译码器X0X1XN-1……A0A1An-1X地址寄存器…DD数据缓冲器（三态双向）D0读写控制存储芯片容量标为“M*1”（bit）数据线控制线地址线2021/7/3010/