微处理器系统结构与嵌入式系统设计 第五章 答案

微处理器系统结构与嵌入式系统设计 第五章 答案

ID:11317911

大小:1.15 MB

页数:9页

时间:2018-07-11

微处理器系统结构与嵌入式系统设计 第五章 答案_第1页
微处理器系统结构与嵌入式系统设计 第五章 答案_第2页
微处理器系统结构与嵌入式系统设计 第五章 答案_第3页
微处理器系统结构与嵌入式系统设计 第五章 答案_第4页
微处理器系统结构与嵌入式系统设计 第五章 答案_第5页
资源描述:

《微处理器系统结构与嵌入式系统设计 第五章 答案》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、5.10用16K×1位的DRAM芯片组成64K×8位存储器,要求:(1)画出该存储器的组成逻辑框图。(2)设存储器读/写周期为0.5μS,CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?(1)组建存储器共需DRAM芯片数N=(64K*8)/(16K*1)=4*8(片)。每8片组成16K×8位的存储区,A13~A0作为片内地址,用A15、A14经2:4译码器产生片选信号,逻辑框图如下(图有误:应该每组8片,每片数据线为1根) (2)设16K×8位存储芯片的阵列结构为128行×128列,刷新周期为2ms。

2、因为刷新每行需0.5μS,则两次(行)刷新的最大时间间隔应小于:为保证在每个1μS内都留出0.5μS给CPU访问内存,因此该DRAM适合采用分散式或异步式刷新方式,而不能采用集中式刷新方式。l若采用分散刷新方式,则每个存储器读/写周期可视为1μS,前0.5μS用于读写,后0.5μS用于刷新。相当于每1μS刷新一行,刷完一遍需要128×1μS=128μS,满足刷新周期小于2ms的要求;l若采用异步刷新方式,则应保证两次刷新的时间间隔小于15.5μS。如每隔14个读写周期刷新一行,相当于每15μS刷新一行,刷完一遍需要128×15μS=1920μS,满足刷新周期小于2ms的要求;需要补充的知识:

3、刷新周期:从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔。刷新周期通常可以是2ms,4ms或8ms。DRAM一般是按行刷新,常用的刷新方式包括:l集中式:正常读/写操作与刷新操作分开进行,刷新集中完成。特点:存在一段停止读/写操作的死时间,适用于高速存储器。(DRAM共128行,刷新周期为2ms,读/写/刷新时间均为0.5μS)l分散式:一个存储系统周期分成两个时间片,分时进行正常读/写操作和刷新操作。特点:不存在停止读/写操作的死时间,但系统运行速度降低。(DRAM共128行,刷新周期为128μs,tm=0.5μS为读/写时间,tr=0.5μS为刷新时间,tc=

4、1μS为存储周期)l异步式:前两种方式的结合,每隔一段时间刷新一次,只需保证在刷新周期内对整个存储器刷新一遍。5.11若某系统有24条地址线,字长为8位,其最大寻址空间为多少?现用SRAM2114(1K*4)存储芯片组成存储系统,试问采用线选译码时需要多少个2114存储芯片?该存储器的存储容量=224*8bit=16M字节需要SRAM2114(1K*4)存储芯片数目:片5.12在有16根地址总线的机系统中画出下列情况下存储器的地址译码和连接图。(1)采用8K*1位存储芯片,形成64KB存储器。(2)采用8K*1位存储芯片,形成32KB存储器。(3)采用4K*1位存储芯片,形成16KB存储器。

5、由于地址总线长度为16,故系统寻址空间为(1)8K*1位存储芯片地址长度为13,64KB存储器需要8个8K*1位存储芯片,故总共需要16根地址总线,地址译码为:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需8片8K*1位存储芯片红色为片选第一片地址范围0000H~1FFFH00000000000000000001111111111111第二片地址范围2000H~3FFFH00100000000000000011111111111111第三片地址范围4000H~5FFFH01000000000000000101111111111111第四片地址范围6000H~

6、7FFFH01100000000000000111111111111111第五片地址范围8000H~9FFFH10000000000000001001111111111111第六片地址范围0A000H~0BFFFH10100000000000001011111111111111第七片地址范围0C000H~0DFFFH11000000000000001101111111111111第八片地址范围0E000H~0FFFFH11100000000000001111111111111111其连线图如下:(2)8K*1位存储芯片地址长度为13,32KB存储器需要4个8K*1位存储芯片故总共需要15根地

7、址总线,地址译码为:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0共需4片8K*1位存储芯片红色为片选第一片地址范围0000H~1FFFH00000000000000000001111111111111第二片地址范围2000H~3FFFH00100000000000000011111111111111第三片地址范围4000H~5FFFH0100000000000000010111

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。