微机原理第02章2外部特性ppt课件.ppt

《微机原理第02章2外部特性ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章(2)第2章：微处理器外部特性教学重点最小组态下的基本引脚最小组态下的总线形成最小组态下的总线时序第2章：2.18088/8086的引脚信号和总线形成外部特性表现在其引脚信号上，学习时请特别关注以下几个方面：指引脚信号的定义、作用；通常采用英文单词或其缩写表示信号从芯片向外输出，还是从外部输入芯片，或者是双向的起作用的逻辑电平高、低电平有效上升、下降边沿有效输出正常的低电平、高电平外，还可以输出高阻的第三态⑶有效电平⑷三态能力⑵信号的流向⑴引脚的功能第2章：2.1.18088/8086的两种组态模式两种组态构成两种不同规

2、模的应用系统最小组态模式构成小规模的应用系统8088/8086本身提供所有的系统总线信号最大组态模式构成较大规模的应用系统，例如可以接入数值协处理器80878088/8086和总线控制器8288共同形成系统总线信号第2章：2.1.18088的两种组态模式（续）两种组态利用MN/MX*引脚区别MN/MX*接高电平为最小组态模式MN/MX*接低电平为最大组态模式两种组态下的内部操作并没有区别IBMPC/XT采用最大组态本书以最小组态展开基本原理通常在信号名称加上划线（如：MX）或星号（如：MX*）表示低电平有效8086CPU的引脚

3、信号8086CPU采用双列直插式的封装形式，具有40条引脚。8086的引脚信号（括号中为最大模式下的名称）第2章：8088的引脚图12345678910111213141516171819204039383736353433323130292827262524232221GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6SS0*(HIGH)MN/MX*RD*HOLD(RQ)*/GT0*)HL

4、DA(RQ1*/GT1*)WR*(LOCK*)M/IO(S2*)DT/R*(S1*)DEN(S0)ALEINTATEST*READYRESET80888086与8088引脚的区别8088的第28脚为IO/M*，8086为M/IO*，主要是为了使前者能与8位微处理器8080/8085相兼容的缘故。8088的第34引脚为SS0*，8086为BHE*/S7，这是因为8086有16根数据线，可以用高、低8位总线分别进行一个字节的传送，也可以同时进行两个字节的传送。第2章：2.1.2最小组态的引脚信号分类学习这40个引脚（总线）信号数据

5、和地址引脚读写控制引脚中断请求和响应引脚总线请求和响应引脚其它引脚第2章：1.数据和地址引脚AD7~AD0（Address/Data）地址/数据分时复用引脚，双向、三态在访问存储器或外设的总线操作周期中，这些引脚在第一个时钟周期输出存储器或I/O端口的低8位地址A7~A0其他时间用于传送8位数据D7~D0第2章：1.数据和地址引脚（续1）A15~A8（Address）中间8位地址引脚，输出、三态这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15~A8第2章：1.数据和地址引脚（续2）A19/S6~A16/S

6、3（Address/Status）地址/状态分时复用引脚，输出、三态这些引脚在访问存储器的第一个时钟周期输出高4位地址A19~A16在访问外设的第一个时钟周期全部输出低电平无效其他时间输出状态信号S6~S3第2章：2.读写控制引脚ALE（AddressLatchEnable）地址锁存允许，输出、三态、高电平有效ALE引脚高有效时，表示复用引脚：AD7~AD0和A19/S6~A16/S3正在传送地址信息由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来第2章：2.读写控制引脚（续1）IO/M*

7、（InputandOutput/Memory）I/O或存储器访问，输出、三态该引脚输出高电平时，表示CPU将访问I/O端口，这时地址总线A15~A0提供16位I/O口地址该引脚输出低电平时，表示CPU将访问存储器，这时地址总线A19~A0提供20位存储器地址第2章：2.读写控制引脚（续2）WR*（Write）写控制，输出、三态、低电平有效有效时，表示CPU正在写出数据给存储器或I/O端口RD*（Read）读控制，输出、三态、低电平有效有效时，表示CPU正在从存储器或I/O端口读入数据第2章：2.读写控制引脚（续3）IO/M*、

8、WR*和RD*是最基本的控制信号组合后，控制4种基本的总线周期总线周期IO/M*WR*RD*存储器读低高低存储器写低低高I/O读高高低I/O写高低高第2章：2.读写控制引脚（续4）READY存储器或I/O口就绪，输入、高电平有效总线操作周期中，CPU会测试该引脚如果测到高有效