数字电路课件-数字逻辑设计第七章 .ppt

《数字电路课件-数字逻辑设计第七章 .ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第7章时序逻辑设计原理锁存器和触发器同步时序分析同步时序设计数字逻辑设计及应用1内容回顾SCRQQDQCLKQ主从S-R触发器SQCRQCSRQQLSQCRQ延迟输出C无效时输出变化动态输入指示边沿触发DQCQDQCQQQNDCLK主从D触发器2SQCRQQQLSQCRQJ2K1C主从QmJ1K2SQCRQQQLSQCRQJKC主从Qm主从J-K触发器3内容回顾同样是主从结构，由D锁存器构成的可以称为边沿D触发器由S-R锁存器构成的不能称为边沿S-R触发器主从结构的J-K触发器也不是边沿触发！！（1箝位和0箝位）D触发器的输出：Q*=DS-R触发器的输出：Q*=S+

2、R’·QJ-K触发器的输出：Q*=J·Q’+K’·Q4边沿J-K触发器Q*=D=J·Q’+K’·Q时钟上升沿（正边沿）有效不会出现“箝位”现象JKCLKQQLDQCLK5T触发器在每个时钟脉冲有效沿都会改变状态（翻转）QQTT（toggle）触发器ENQTQ具有使能端的T触发器TQ6利用D、J-K触发器实现T触发器利用D触发器实现D：Q*=DT：Q*=Q’D=Q’利用J-K触发器实现JK：Q*=J·Q’+K’·QT：Q*=Q’J=K=1TQQNDQCLKQTQQNJQCLKKQ17具有使能端的T触发器的可能电路T：Q*=EN·Q’+EN’·Q01EN维持Q翻转Q’Q

3、*功能表JK：Q*=J·Q’+K’·QD：Q*=D8其他结构的触发器维持阻塞结构利用门电路传输延迟时间的边沿J-K触发器JCLKKQLQPRLCLRLCLKDQQL9锁存器与触发器小结锁存器和触发器——电平有效和边沿有效的区别按照逻辑功能的不同特点，通常可分为S-R触发器（锁存器）D触发器（锁存器）J-K触发器T触发器每种触发器的功能表特征方程状态图10S-R触发器（锁存器）SCRQQ时钟S-R锁存器00011011SR维持清0置10*Q功能表00011011SR维持清0置11*Q功能表主从S-R触发器SCRQQ11100100SLRL维持清0置11*Q01*0基本

4、S-R锁存器SQRQ（或非门）SQRQ（与非门）11000001010011100101110111S_LR_L1*1*110001QnQn+1低电平有效S-R锁存器状态转移真值表1100010100011110QnS_LR_LQn+1Q*=S_L’+R_L·Q=S+R’·Q约束条件：S_L+R_L=1S’+R’=1S·R=0特征方程Q*=S+R’·QS·R=0（约束条件）12S-R触发器（锁存器）00011011SR维持011*Q功能表状态图01S=1,R=0S=0,R=1S=XR=0S=0R=X特征方程Q*=S+R’·QS·R=0（约束条件）13J-K触发

5、器000001010011100101110111JK01001110QnQn+1状态转移真值表维持清0置1翻转000111100100011110QnJKQn+1特征方程Q*=J·Q’+K’·Q14J-K触发器00011011JK维持清0置1翻转Q*功能表特征方程Q*=J·Q’+K’·Q状态图01J=1,K=XJ=X,K=1J=XK=0J=0K=X15状态图D触发器（锁存器）特征方程：Q*=D01D=1D=0D=1D=0有使能端得D触发器：Q*=EN·D+EN’·Q16T触发器特征方程：Q*=Q’QQT有使能端的T触发器：Q*=EN·Q’+EN’·QENQTQ说明

6、：传统中文教材中认为T触发器的特征方程为：Q*=T·Q’+T’·Q17不同类型触发器间的相互转换利用D触发器实现S-R触发器J-K触发器T触发器利用J-K触发器实现S-R触发器D触发器T触发器18关于电路结构和逻辑功能同一逻辑功能的触发器可用不同电路结构实现主从结构的D触发器、维持阻塞结构的D触发器用同一电路结构可做成不同逻辑功能的触发器维持阻塞结构的：D触发器、J-K触发器电路构成的不同形式下一状态Q*与现态Q及输入之间在稳态下的逻辑关系19动态参数——保证触发器在工作时能可靠翻转锁存器的动态参数输入信号宽度：tW≥2tpd传输延迟时间：tPLH/tPHL从输入信

7、号到达，到触发器输出新态稳定建立与非：tPLH=tpd、tPHL=2tpd或非：tPLH=2tpd、tPHL=tpd说明：tpd表示一个门的延迟时间20触发器的动态参数建立时间tset输入信号应先于时钟信号到达的时间保持时间thold时钟信号到达后，输入信号需要保持的时间最高时钟频率fmax为保证触发器可靠翻转，时钟脉冲必须满足的参数传输延迟时间tpHL/tpLH从时钟脉冲触发边沿算起，到触发器建立起新状态21时序逻辑电路的分析和设计22时序逻辑电路反馈时序电路（feedbacksequentialcircuit）采用“门电路＋反馈回路”实现记忆功能状态机（st