第2章8086微处理器 ppt课件.ppt

《第2章8086微处理器 ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章8086微处理器NUIST主要内容8086CPU结构8086存储器组织8086CPU引脚及功能8086系统配置及时序8086的工作模式最小模式：也称“单处理器系统”，即在系统中只有一个8086处理器，全部的系统总线信号均由8086直接产生。总线控制逻辑减到最少，故称最小模式。最大模式：也称“多处理器系统”，即系统中包含两个或多个处理器，其中一个为主处理器（8086），其他的处理器为“协处理器”（Co－Processor）。通常，和8086配合使用的协处理器有两个：一个是数值运算协处理器8087，一个是I/O协处理器8089。最大模式下必须增加专用的总线控制芯片8288。另外

2、，当系统为具有两个以上的主CPU的多处理器系统时，必须配上总线仲裁器8289。共40条地址/数据：16条地址/状态：4条控制：16条其他：Vcc，GND×2，CLK公共引脚，最小模式引脚/最大模式引脚功能、信号流向、工作电平、驱动能力8086引脚信号8086CPU在最小模式中引脚定义AD15～AD0：地址/数据复用,双向,三态.在T1状态(地址周期),AD15~AD0上为地址信号的低16位A15~A0;在T2~T3状态(数据周期),AD15~AD0上是数据信号D15~D0。8086CPU在最小模式中引脚定义A19/S6～A16/S3：地址/状态复用总线，三态T1，输出地址高4位；

3、T2～T4，输出状态S6：恒为低电平，指示8086当前使用总线S5：与中断允许标志IF相同S4,S3：指示当前使用的段寄存器（ES,SS,CS,DS）S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS8086CPU在最小模式中引脚定义#BHE/S7：高8位总线允许（BusHighEnable）T1：指示高8位数据总线上的数据是否有效（#BHE:AD0）配合：00时读写字，01时读写奇地址字节，10时读写偶地址字节其他T周期：输出状态信号S7（S7始终为逻辑1，未定义）DMA方式下，该引脚为高阻态。8086CPU在最小模式中引脚定义MN/#MX：最小

4、最大工作模式选择信号，输入。接Vcc，最小模式；接GND，最大模式8086CPU在最小模式中引脚定义#RD：读信号，三态输出，低电平有效，表示当前CPU正在读存储器或I／O端口。#WR：写命令写信号，三态输出，低电平有效，表示当前CPU正在写存储器或I／O端口。8086CPU在最小模式中引脚定义M/#IO：Memory/Input&Output，三态输出存储器或I／O端口访问信号。指示8086的访问对象，发给MEM或I/O接口。M／#IO为高电平时，表示当前CPU正在访问存储器；M／#IO为低电平时，表示当前CPU正在访问I／O端口M/IO#、RD#、WR#组合表示的传送类型M/

5、IO#RD#WR#含义001I/O读010I/O写101存储器读110存储器写8086CPU在最小模式中引脚定义ALE：AddressLatchEnable，输出地址锁存使能信号，输出，高电平有效。用来作为地址锁存器（如74LS373、8282）的锁存控制信号。8086CPU在最小模式中引脚定义DEN#：DataEnable，输出表示8086准备发送或接收一个数据数据使能信号，输出，三态，低电平有效。用于数据总线驱动器（如74LS245、8286）的控制信号。。8086CPU在最小模式中引脚定义DT/#R：DataTransmit/Receive，输出数据驱动器数据流向控制信号，

6、输出，三态。在8086系统中，通常采用74LS245、8286或8287作为数据总线的驱动器，用DT/#R信号来控制数据驱动器的数据传送方向。当DT/#R＝1时，进行数据发送；当DT/#R＝0时，进行数据接收。8086CPU在最小模式中引脚定义READY：准备就绪信号由外部输入，高电平有效，表示CPU访问的存储器或I／O端口己准备好传送数据。当READY无效时，要求CPU插入一个或多个等待周期Tw，直到READY信号有效为止。8086CPU在最小模式中引脚定义RESET：复位信号。由外部输入，高电平有效。复位后，从FFFF0H处取指。RESET信号至少要保持4个时钟周期，CPU接

7、收到该信号后，停止进行操作，并对标志寄存器(FR)、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序。由此可见，采用8086CPU计算机系统的启动程序就保持在存储器的高端。8086CPU在最小模式中引脚定义INTR：可屏蔽中断请求中断请求信号，由外部输入，电平触发，高电平有效。INTR有效时，表示外部设备向CPU发出中断请求。CPU在每条指令的最后一个时钟周期对INTR进行测试，一旦测试到有中断请求，并且当中