第2章组合逻辑电路ppt课件.ppt

《第2章组合逻辑电路ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章组合逻辑电路(combinitionlogiccircuit)第二章组合逻辑电路2.1组合逻辑电路的特点2.2、组合逻辑电路的分析方法2.3组合逻辑电路的设计方法2.4组合逻辑模块及其应用2.1组合逻辑电路的特点电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。每一个输出变量是全部或部分输入变量的函数：L1=f1（A1、A2、…、Ai）L2=f2（A1、A2、…、Ai）……Lj=fj（A1、A2、…、Ai）2

2、.2、组合逻辑电路的分析方法分析过程一般包含4个步骤：例3.3.1：组合电路如图所示，分析该电路的逻辑功能。（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能：当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。例2.3.1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：（1）列真值表：（3）化简。（2）由真值表写出逻辑表达式：2.3组合逻辑电路的设计方法小规模（SSI）中规模（

3、MSI）大规模（LSI）超大规模（VLSI）设计过程的基本步骤：如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：画出逻辑图如图所示。得最简与—或表达式：（4）画出逻辑图。解：（1）列真值表：例2.3.2：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电

4、路。要求用集成门电路7400（每片含4个2输入端与非门）实现。（2）由真值表写出各输出的逻辑表达式：（3）根据要求，将上式转换为与非表达式：（4）画出逻辑图。例2.3.3：设计一个将余3码变换成8421BCD码的组合逻辑电路。解：（1）根据题目要求，列出真值表：（2）用卡诺图进行化简。（注意利用无关项）（3）由逻辑表达式画出逻辑图。2.4组合逻辑模块及其应用2.4.1编码器一.编码器的基本概念及工作原理编码——将特定的逻辑信号编为一组二进制代码。能够实现编码功能的逻辑部件称为编码器。一般而言，N个不同的

5、信号，至少需要n位二进制数编码。N和n之间满足下列关系:2n≥N例：设计一个键控8421BCD码编码器。（2）由真值表写出各输出的逻辑表达式为：解：（1）列出真值表：重新整理得：（3）由表达式画出逻辑图：（4）增加控制使能标志GS：当按下S0～S9任意一个键时，GS=1，表示有信号输入；当S0～S9均没按下时，GS=0，表示没有信号输入。二.二进制编码器3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3线编码器，其功能真值表见下表：（输入为高电平有效）由真值表写出各输出的逻辑表达式为：用门电路

6、实现逻辑电路：三．优先编码器——允许同时输入两个以上信号，并按优先级输出。集成优先编码器举例——74148（8线-3线）注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效)，GS为优先编码工作标志(低电平有效)。三．优先编码器——允许同时输入两个以上信号，并按优先级输出。集成优先编码器举例——74148（8线-3线）注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效)，GS为优先编码工作标志(低电平有效)。四．编码器的应用1．编码器的扩

7、展用两片74148优先编码器串行扩展实现的16线—4线优先编码器2．组成8421BCD编码器2.4.2译码器一．译码器的基本概念及工作原理译码器——将输入代码转换成特定的输出信号例：2线—4线译码器写出各输出函数表达式：画出逻辑电路图：二、集成译码器1.二进制译码器74138——3线—8线译码器2.8421BCD译码器7442三、译码器的应用1．译码器的扩展用两片74138扩展为4线—16线译码器2．实现组合逻辑电路例3.4.2.1试用译码器和门电路实现逻辑函数：解：将逻辑函数转换成最小项表达式，再转换

8、成与非—与非形式。=m3+m5+m6+m7=用一片74138加一个与非门就可实现该逻辑函数。例2.4.2.2某组合逻辑电路的真值表如表4.2.4所示，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非—与非形式:用一片74138加三个与非门就可实现该组合逻辑电路。可见，用译码器实现多输出逻辑函数时，优点更明显。3．构成数据分配器数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。用译码器设计