第3章FPGA的结构ppt课件.ppt

第3章FPGA的结构ppt课件.ppt

ID:58702171

大小:5.41 MB

页数:61页

时间:2020-10-04

第3章FPGA的结构ppt课件.ppt_第1页
第3章FPGA的结构ppt课件.ppt_第2页
第3章FPGA的结构ppt课件.ppt_第3页
第3章FPGA的结构ppt课件.ppt_第4页
第3章FPGA的结构ppt课件.ppt_第5页
资源描述:

《第3章FPGA的结构ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1EDA技术实用教程第3章FPGA/CPLD结构与应用112PLD是70年代发展起来的新型可编程逻辑器件;借助于EDA可快速、方便构建数字系统。70年代80年代90年代PROM和PLA器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC2233.1概述基本门组合电路时序电路图3-1基本PLD器件的原理结构图3343.1概述3.1.1可编程逻辑器件的发展历程PROM(ProgrammableReadOnlyMemory)PLA(ProgrammableLogicArray)PAL(ProgrammableArrayLogic)GAL(GenericArrayLogic)E

2、PLDCPLDFPGA4453.1概述3.1.2可编程逻辑器件的分类图3-2PLD按集成度分类5563.1概述可编程逻辑器件从结构上分为两大类器件:一类是乘积项结构器件,其基本结构为“与-或”阵列的器件,大部分PLD和CPLD都属于这个范畴;另一类是查找表结构器件,由简单的查找表组成可编程门,再构成阵列形式,FPGA属于这类器件。6673.1概述从编程工艺上分类:1、熔丝型器件:根据设计的熔丝图文件来烧断对应的熔丝,达到编程的目的2、反熔丝型器件:在编程处通过击穿漏层使两点之间获得导通3、EPROM型:紫外线擦除电可编程逻辑器件4、EEPROM型:电可擦写编程器件,大部分CPLD及GAL采用此

3、类结构5、SRAM:查找表结构器件6、Flash型7783.2简单可编程逻辑器件原理3.2.1电路符号表示图3-3常用逻辑门符号与现有国标符号的对照8893.2简单可编程逻辑器件原理3.2.1电路符号表示图3-4PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表示99103.2简单可编程逻辑器件原理3.2.1电路符号表示图3-7PLD中或阵列的表示图3-8阵列线连接表示101011PLD的逻辑符号表示方法•输入缓冲器表示方法AAA•与门、或门的表示方法固定连接编程连接F1=A•B•CABCDF2F2=B+C+DF1ABCD断开1111123.2简单可编程逻辑器件原理3.2.2P

4、ROM(与阵列固定,或阵列可编程)12地址译码器的逻辑函数一个PROM器件主要由地址译码部分、PROM单元阵列和输出缓冲部分构成图3-9PROM基本结构与阵列或阵列12133.2简单可编程逻辑器件原理3.2.2PROM图3-10PROM的逻辑阵列结构1313143.2简单可编程逻辑器件原理3.2.2PROM图3-11PROM表达的PLD阵列图1414153.2简单可编程逻辑器件原理3.2.2PROM图3-12用PROM完成半加器逻辑阵列PROM只能用于组合电路的可编程用途上。因为输入变量的增加会引起存储容量的增加,这种增加是按2的幂次增加的。变量多时,存储单元的利用效率大大降低。15F0=A0

5、A1+A0A1F1=A1A015163.2简单可编程逻辑器件原理3.2.3PLA图3-13PLA逻辑阵列示意图由于与阵列不采用全译码的方式,因此需要把逻辑函数化成最简的与或表达式,然后用可编程的与阵列构成与项,用可编程的或阵列构成或项。在有多个输出时,要尽量利用公共的与项,以提高利用率16与或阵列均可编程16173.2简单可编程逻辑器件原理3.2.3PLA图3-146*3PLA与8*3PROM的比较17183.2简单可编程逻辑器件原理3.2.3PLA:18虽然PLA的利用率很高,但是需要有逻辑函数的与或最简表达式,对于多输出函数需要提取、利用公共的与项,涉及的软件算法比较复杂,尤其是多输入变量

6、和多输出的逻辑函数,处理上更加困难。此外,PLA的两个阵列均可编程,造成软件算法过于复杂,运行速度下降。18193.2简单可编程逻辑器件原理3.2.4PAL:19PLA的利用率很高,但是与阵列、或阵列都可编程的结构,造成软件算法过于复杂,运行速度下降。人们又设计了PAL,其结构与PLA相似,也包含与阵列、或阵列,但是或阵列是固定的,只有与阵列可编程。19203.2简单可编程逻辑器件原理3.2.4PAL:或阵列固定,只有与阵列可编程图3-16PAL的常用表示图3-15PAL结构2020213.2简单可编程逻辑器件原理3.2.4PAL:21从PLA的结构可知,各个逻辑函数输出化简,不必考虑公共的乘

7、积项。送到或门的乘积项数目是固定的,大大化简了设计算法,同时也使单个输出的乘积项为有限。上述3-16只有两个乘积项,对于多个乘积项,PAL通过输出反馈和互连的方式解决,即允许输出端的信号再溃入下一个与阵列,如图3-17所示。2122图3-17一种PAL16V8的部分结构图(有时序)2222可编程阵列逻辑PAL:•与阵列可编程,或阵列固定•用积之和的形式实现逻辑函数(乘积项个数固定)•按输出和反馈结

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。