第五六章 数字集成电路基本模块设计ppt课件.ppt

《第五六章 数字集成电路基本模块设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章数字电路设计教学目的和要求1、了解数字集成电路设计中的基本概念和基本模块的设计。2、学习数字集成电路设计中的信号传输延迟和改进延迟的常用方法。3、学习基于在系统可编程技术的数字集成电路的逻辑单元阵列法的设计方法。第五章数字电路基本模块第一节基本概念1、标准逻辑电平（1）工作状态：数字电路有两个工作稳定的状态，每个输入和输出都处于两种状态之一。这两种状态通常被分别称为高电平和低电平状态，或者0和1状态。因为电路的输出一般是电压，所以这两种状态用VIH和VIL两个电压域值表示，且VIH>VIL。VIH被称为高逻辑阈，VIL被称为低逻辑阈。（2）高、低电平的电压规范（

2、常见）种类VCC(V)VIL(V)VIH(V)TTL5.00.82.0ELC-5.2-1.5-1.1MOS无标准2、逻辑扇出特性定义电路与之连接的全同反相器负载的数目为电路的扇出。电路能驱动最多的全同反相器的数目，称为最大扇出数。3、数字逻辑分析基本电子电路提供或非（NOR）、与非（NAND）。4、4:1反相器尺寸设计规则基本NMOS反相器的电路如下图：为使反相器转移特性曲线具有好的对称性种好的噪声容限，上、下两晶体管的几何尺寸比的比例是一个优化值，常称为反相器的4:1规则。一、NMOS或非和与非逻辑电路1、基本NMOS或非逻辑电路（2）工作原理：（1）电路第二节数字集成

3、电路基本模块2、器件尺寸设计：一般来说，如果参考反相器的尺寸规则为k：1，（在此k=4），（则后面将要讨论的）N输入或非门的尺寸规则也应当是k：1。2、基本NMOS与非逻辑电路（1）基本表示：（2）工作原理：（3）器件尺寸参考反相器的尺寸规则为k：1，（在此k=4），则N个输入的与非门的尺寸规则应当是Nk：1。3、多输入与非和或非逻辑电路（1）受输入或非门得到广泛应用，其器件尺寸，遵循k：1尺寸设计规则，那么它的VH和VL电平值与以此比例设计的参考反相器相同。（2）多输入与非门，由于器件尺寸为，这样做是为了保证足够低的低电平，但此尺寸比例的增加导致面积增加，开关速度降低。

4、二、互补MOS反相器互补MOS或称CMOS是目前广泛应用的集成电路实现工艺。1、基本CMOS反相器（1）电路图2、CMOS反相器逻辑电平CMOS反相器的优点：（1）完全消除了CMOS逻辑电路中的静态功率损耗，因为在稳定状态没有电流从电压输入端通过反相器流通到地。（2）可使最大逻辑电压摆幅等于电源电源VDD。(3)为无比率逻辑器件:从逻辑电平的观点来说，是指电路稳定以后的输出电压，与上拉和下拉晶体管的尺寸比例没有关系。(4)为对称输出驱动:利用尺寸设计使源或阱负载电流近似相等,这被称为对称输出驱动。3、CMOS反相门器件的尺寸设计由于n沟道晶体管的跨导K’N大约是p沟道晶体

5、管跨道K’P的2.5倍，为实现对称输出驱动，取三、CMOS逻辑门1、CMOS或非逻辑门（1）电路：（2）工作原理：（3）输出驱动特性：针对或非门二个输入端，考虑其输出驱动特性有两种办法：1）将串联晶体管M3和M4管的尺寸设计成参考反相器有效上拉阻抗之一半，这样在最坏情况下，其驱动能力能与参考反相器一样好。2）为了节约硅片面积，不论是上拉亦或下拉晶体管往往都采用最小尺寸，结果便得到非对称输出驱动。2、CMOS与非逻辑门（1）电路：（2）工作原理：（3）输出驱动特性：在与非门电路中，接地的串联通路使用的是n沟道晶体管，而接VDD的并联通路用了p沟晶体管。根据最小尺寸晶体管的原

6、则以及n沟道器件的跨导优于p沟道器件，两个n沟道晶体管的串联到地的阻抗与一个接VDD的p沟道上拉通路的阻抗大致相同。3、多输入端CMOS逻辑门（1）电路构成（2）缺点限制：①晶体体数量增加较快②晶体管的尺寸设计就会很困难。限制了它们在VLSI电路中的应用。四、传输门串联连接的,用于允许信号通过或禁止信号通过MOS晶体管被称为传送晶体管或传输门，它能在门极控制下传送或传输信号。1、NMOS传送晶体管（1）电路：（2）工作原理VG=VS（3）传送晶体管用作逻辑开关的优点从集成电路版图设计考虑，传送晶体管用作逻辑开关具有如下优点：a.传送晶体管只由一个晶体管组成，它需要占用的面

7、积比一个逻辑门要小。b.传送晶体管是一个三端器件，而反相器在计入电源端和接地端是一个四端器件，从集成电路版图设计的角度来讲，要求内部连线尽可能少是至关重要的。c.为了进一步减小版图面积，在许多应用中，传送晶体管可设计成最小尺寸器件。d.传送晶体管不要求直流电源，也是一大优点。（4）传送晶体管的应用（5）几个传送晶体管串联使用的问题第一个问题是由设计时对信号传输延迟的限制引起的。当串联的传送晶体管数目为N时，总延迟时间应与N2RC成正比。解决办法：当有很长的一串传送晶体管串联时，通常是把每四个晶体管视为一组，组与组之间加一个反相