第五章+片内外设_1.5次ppt课件.ppt

《第五章+片内外设_1.5次ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章片内外设本章主要内容：5.2片内外设的控制5.3时钟产生器5.4定时器5.5等待状态发生器5.6通用I/O引脚5.7同步串行口5.8异步串行口5.1概述本章主要介绍以F206为例的TMS320C2xx的片内外设，它们是由存储器映射寄存器进行控制的。通过中断和中断检测方式将定时器和串行口的工作与处理器同步。通过访问片内I/O空间的控制寄存器可控制片内外设。来自外设的数据传送到这些寄存器或将数据由寄存器传送到外设。设置或清除这些寄存器的某些位可以允许、禁止、初始化以及动态地再配置片内外设。器件复位时，CPU向外设电

2、路发送一个内部SRESET(非)信号。5.2片内外设的控制寄存器名I/O地址复位值复位值产生的影响C209器件其他C2XX器件(F206除外)CLK-FFE8h0000hCLKOUTl引脚控制(CLK)寄存器。在CLKOUT引脚处可获得CLKOUTl信号。ADTR-FFF0hXXXXH同步数据传送和接收寄存器。该寄存器中的值在复位后不被定义。ASPCR-FFFlh0030h同步串行口控制寄存器。串行口仿真方式设置为立即停止；错误和状，标志被重新设置。当接收缓冲器未清空时，接收中断被设置。当发送缓冲器可接收一个或多个字

3、时，发送中断被设置；外部时钟和帧同步源被选择。连续方式被选中。数字环方式被禁止。接收器和传送器被启动。外围寄存器单元和复位条件ADTR-FFF4hxxxxh异步数据传送和接收寄存器。寄存器中的值在复位后不被定义。ASPCRFFF5h0000h异步串行口控制寄存器。串行仿真方式被设为立即停止；禁止接收、送和其它中断：选中一个停止位；止自动波特率校准。TX引脚在传送时被置为高电平。I/O引脚IO0，IO1,IO2,IO3被配置为输入。串行口被禁止。IOSR-FFF6h18XXhI/O状态寄存器。禁止自动波特校准。错误和状

4、态寄存器被重新设置低8位取决于复位时引脚IO0、IO1、IO2和IO3的值。BRD-FFF7h0001h波特率除数寄存器。选中波特率为CLOCKOUT1/16。TCR-FFF8h0000h定时控制寄存器。当dividedown值为0时，启动定时器。PRD-FFF9hFFFFh定时周期寄存器。下一个装入定时计数器的值位寄存器(TIM)为它的最高值。TIM-FFFAh0FFFh定时计数寄存器。定时计数为寄存器的最大值。WSGR-FFFCh0FFFh等待状态发生器控制寄存器。选择等待状态的最大数用于片外程序数据和I/O空间

5、。5.3时钟发生器主时钟输出信号(CLKOUT1)的正脉冲代表器件的逻辑阶段(值被改变)，而负脉冲则代表器件的锁存阶段(值被锁存)。CLKOUT1在很大程度上决定着器件的操作速度。定时器时钟频率为CLKOUT1频率的一个分频每个指令周期等于一个CLKOUT1周期READY信号或内等待状态发生器的每个等待状态等于一个CLKOUT1周期使用片内时钟发生器可控制CLKOUT1频率，时钟发生器产生一个内部CPU时钟信号CLKOUT1，该信号的频率位时钟源信号CLKIN的一个分频或倍频。该发生器由一个振荡器和锁相环(PLL)电

6、路组成，它们是两个独立的部分。为了与外部共振器电路配合，该内部晶振允许在内部产生CLKIN，并允许产生一个CLKOUT1信号(该信的振荡频率为1/2CLIKIN频率)。PLL使CKLOUT1的频率为CLKIN频率的一个倍频，并且锁存CLKOUT的相位。CLKIN可通过内部晶振或外部晶振产生通过一个连接于CLKOUT/X2和X1引脚之间的晶振可产生内部时钟源。该晶体的阻抗为30欧姆，功耗低于1mW，规定的负载电容为20pF。谐波晶振需要一个额外的调谐LC电路。当采用内部晶振时，CLKOUT1的频率为1/2晶振频率。例如

7、：一个40MHz的晶振将提供一个频率为20MHz的CLKOUT1，而该CLKOUT1将提供20MIPS的处理能力。内部晶振用内部晶振CLKIN为一个外部晶振的输出，它与CLKIN/X2引脚相连。X1引脚是悬空的。外部晶振采用外部晶振当重新启动系统时，在启动或停止时钟之前，激活RS(非)，并使它处于激态直到时钟趋于稳定。这将使器件返回一个已知状态。无论利用何种方式产生CLKOUT1，在CLKOUT1引脚处均可得到CLKOUT1，除非CLK寄存器关闭该引脚。通过减慢或停止输入时钟，可以降低TMS320C2XX的功耗。注意

8、：5.3.1时钟发生器选项TMS320C2XX提供4种时钟方式。除2(1/2)，乘l(Xl)，乘2(X2)和乘4(X4)。除2方式以1/2的输入时钟频率对CPU进行操作。其它方式均以输入时钟的倍数对CPU进行操作，并以输入时钟锁定输出时钟相位。通过改变DIV1和DIV2引脚上的电平可设置时钟方式。仅在复位信号(RS(非))有效时改变DIV1和D