第五章高速CMOS电路设计ppt课件.ppt

《第五章高速CMOS电路设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、高速CMOS电路设计本章主要针对电子学部分，学习高速系统设计与晶体管尺寸的选择技术主要内容：门延时驱动大电容负载逻辑功效(Logiceffort)高速CMOS电路设计系统设计，芯片最终运行速度决定因素：1、体系结构和逻辑设计2、逻辑电路的开关速度决定了是否能实现设计的体系时序。(选择电路实现所需要的逻辑功能)3、版图设计和物理实现目标：研究高速逻辑电路设计方法，学习晶体管尺寸选择技术。tftrtr0tf0CLt门延时：CMOS逻辑门的输出开关时间可以用线性表达式：设计要求：选择适当的逻辑链，并确定每个晶体管的尺寸。使整个系统满足时序要求。结构化

2、的设计方法反相器参数结构化设计方法，估计CMOS逻辑延时单位晶体管：规定所有晶体管的尺寸都是单位晶体管的整数倍。设计规则决定m倍晶体管特性晶体管本身上升或下降时间不变反相器设计最小尺寸反相器开关时间：输入电容最小中点电压选择最小尺寸反相器作参照反相器设计m倍反相器开关时间：输入电容中点电压中点电压不变零负载输出时间不变负载电容系数减小输入电容增大单位晶体管构成的NAND2门：输入电容中点电压m倍晶体管构成的NAND2门：输入电容中点电压晶体管放大m倍后，本身时间常数不发生变化。m倍晶体管构成的N输入与非门：输入电容中点电压单位晶体管构成的NOR

3、2门：练习：以单位晶体管反相器为参照，请推导上升时间，下降时间以及输入电容表达式。单位晶体管构成的NOR2门：输入电容m倍晶体管构成的NOR2门：输入电容晶体管放大m倍后，本身时间常数不发生变化。m倍晶体管构成的N输入或非门：输入电容开关时间和输入电容与以下参数相关：输入的数目N(扇入数)晶体管尺寸的放大倍数m多级逻辑门延时估算：以最小尺寸晶体管反相器为参照，应用结构化的方法，整个链的总延时：例：下图逻辑链，从0过渡到1，各级尺寸随m值的增加而加大，而输出端为四倍最小电容。总延时：总延时：以对称反相器为参照，反相器的延时可表达为：输入电容：放大

4、m倍延时结构化计算逻辑链的延时方法以最小尺寸反相器为基础，通过改变输入的数目N，经验拟合得到延时。反相器，N=1，延时公式：这一级驱动的最小负载因子的数目。其它门需乘以一经验因子得到例：C1outGnd10pFXinv_1inN4GndVddinvXNAND2_1VddN4N1GndVddNAND2XNor2_1GndN1outGndVddNor2v2VddGnd5.0v3inGndpwl(000.1u01u01.1u01.2u52.2u52.3u03.3u03.4u54.3u54.4u0)*Endofmaincircuit:Delay.tra

5、n/powerup0.1u5u.printinoutCL=10pFv3inGndpwl(000.1u01u01.1u01.2u52.2u52.3u03.3u03.4u54.3u54.4u0)CL=50pFCL=100pF.measuretranfalltimetrigv(out)val=4.5fall=1targv(out)val=0.5fall=1.measuretranrisetimetrigv(out)val=0.5rise=1targv(out)val=4.5rise=1.measuretranperiodtrigv(out)val=2

6、.5fall=1targv(out)val=2.5fall=2.measuretrandelaytimetrigv(in)val=2.5rise=1targv(out)val=2.5rise=1CL=10pFfalltime=1.9119e-008risetime=1.1854e-007period=2.2000e-006delaytime=4.0884e-009CL=50pFfalltime=9.5068e-008risetime=5.8859e-007period=2.1997e-006delaytime=4.0237e-008CL=100

7、pFfalltime=1.9017e-007risetime=notfoundperiod=2.1772e-006delaytime=8.5479e-008大的电容将引起大的延时，如果设计不合理，将影响到逻辑功能的正确性。上机练习：以单位晶体管构成的反相器作为参照，用结构化方法估算以下逻辑链的延时。（输入为从1到0。）对以下逻辑链进行过渡特性模拟，并学会使用.measuretranristime…..命令，计算延迟时间。驱动大电容负载设计：可以通过选择器件互导(即W/L)来满足过渡响应的要求。单位负载值：以相同尺寸的反相器来驱动另一个反相器，负

8、载电容等于该门自身的输入电容。当用这个门来驱动其它负载时，以此式作为参照进行设计。设计矛盾：设计大晶体管驱动大电容，可以得到较小的延迟时间。大晶体管本