高速电路设计过程ppt课件.ppt

《高速电路设计过程ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、高速电路设计过程主讲人：杨学友教授电磁兼容高速电路高速电路设计过程本章主要内容：高速接地方式高速电路板层叠结构高速电路板走线拓扑高速电路板电源设计高速电路板接地设计三种接地方式：单点接地：适用于低频电路，优点是保证地回路相互不干扰。浮地：能够将电路板地和其他地隔离，减小干扰，工控、PLC常用。多点接地：高速电路使用，优点是地回路阻抗最小单点接地单点接地电路板多点及混合接地2、高速电路板叠层设计一般按照微带线设计，便于控制高速电路板中，对于信号线，电源平面和地平面都是参考平面；区别是地平面干净些。叠层设计就是设计信

2、号线阻抗，一般信号线为50ohm叠层设计方法四层板：top--gnd—power—bottom六层板叠层Top—gnd—s1—s2—VCC—btm注意信号线跨越参考层！！信号线跨越参考层：造成阻抗不连续点，此时应该在跨越点增加一个电容，分别连接两个不同的参考层。比如六层板：top层走线，通过过孔连接到bottom层，则需要在过孔处增加一个小电容，电容一端接地，一端接VCC。高速电路板走线拓扑比如，1片高速CPU连接2片高速SDRAM，如何确定走线、匹配拓扑？通过hyperlynx仿真软件仿真走线拓扑Hyperly

3、nx软件：pads2007安装光盘中带有7.7版本，可以防真过冲、串扰、EMI等8.0版本，可以仿真PI（电源完整性）走线拓扑高速电路板电源设计电源设计的目的是为芯片提供干净的能量和稳定的参考。电路板上的噪声：开关电源噪声、芯片电平转换时电流噪声等，这些噪声不能消除，只能降低到PCB可以接受水平。目标阻抗设计：目标阻抗设计Zc=芯片纹波要求/动态电流芯片纹波要求：比如3.3V，一般要求纹波小于50mV，动态电流一般为芯片某个电源总电流的50%~80%比如：DSP3.3V总电流200mA，动态电流120mA，要求纹

4、波小于50mV，目标阻抗50/120=0.42ohm;DSP1.8V总电流400mA，动态电流240mA，纹波要求小于36mV，则目标阻抗36/240=0.15ohm一般地，目标频率IO电源设置到150M，core电源设置到80M，仿真工具使用altera的PDN仿真工具PDN设计工具