计算机硬件基础第三章存储ppt课件.ppt

计算机硬件基础第三章存储ppt课件.ppt

ID:58657138

大小:402.50 KB

页数:65页

时间:2020-10-05

计算机硬件基础第三章存储ppt课件.ppt_第1页
计算机硬件基础第三章存储ppt课件.ppt_第2页
计算机硬件基础第三章存储ppt课件.ppt_第3页
计算机硬件基础第三章存储ppt课件.ppt_第4页
计算机硬件基础第三章存储ppt课件.ppt_第5页
资源描述:

《计算机硬件基础第三章存储ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第3章存储系统1主要内容微型机存储系统的概念和体系结构存储器的分类及其特点半导体存储芯片的外部特性及其与系统的连接存储器管理技术高速缓存的一般概念2§3.1概述存储系统存储器的分类及主要技术指标3微型机的存储系统将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来就构成存储系统。系统的存储速度接近较快的存储器,容量接近较大的存储器。4微型计算机系统Cache存储系统主存储器高速缓冲存储器虚拟存储系统主存储器磁盘存储器5存储系统的层次结构由上至下容量越来越大,速度越来越慢,价格越来越低CPU内部寄存器高速缓存主存储器联机外存储器脱机外存储器6存储系统的主要技

2、术指标存储容量(S)单位容量的平均价格(C)C=(C1×S1+C2×S2)/(S1+S2)存取周期T=H·T1+(1-H)T2访问效率E=T1/T命中率7存储器的分类高速缓冲存储器主存储器辅助存储器内存储器——半导体存储器8半导体存储器由能够表示“0”和“1”、具有记忆功能的一些物理器件组成。能存放一位二进制数的物理器件称为一个存储元(位)。若干存储元构成一个存储单元。9半导体存储器随机存取存储器(RAM)只读存储器(ROM)FLASH存储器(闪存)静态SRAM动态DRAM掩模ROM一次编程型ROM(PROM)可读写ROMEPROMEEROM10半导体存储器的主要技术指标存储容量存取时间和存

3、取周期存储器带宽——单位时间内存储器可读写的字节数平均故障间隔时间(MTBF)——可靠性功耗CPU读写存储器的时间必须大于存储芯片的额定存取时间11§3.2随机存取存储器主要内容:SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接12一、静态存储器SRAM特点:存储元由双稳电路构成,存储信息稳定。VCC(+5V)ABT1T2T3T413典型SRAM芯片了解:主要引脚功能工作时序与系统的连接使用14SRAM6264芯片容量:8K×8芯片外部引线图地址线:A0~A12;数据线:D0~D7;输出允许信号:OE;写允许信号:WE;选片信号:CS1,CS2156264芯片与系统的连接D0~

4、D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7系统总线~6264•••+5V16译码电路将输入的二进制(地址)编码变换为一个特定的输出信号,即:将输入的高位地址信号通过变换,产生一个有效的输出信号,该信号选中某一个存储器芯片,使该存储器芯片进入工作状态。参与译码的高位地址信号决定了存储器的地址范围。17译码方式线选法全地址译码部分地址译码18线选法用全部的高位地址线作为各个存储器的片选控制信号只允许一位有效,保证只选中一个芯片19全地址译码用全部的高位地址信号作为译码器的输入,低位地址与内存芯片地址相连。存储器芯片的每一个存储单元都具有

5、唯一的内存地址,即存储单元与地址编号是一对一的关系。20全地址译码例A19A18A17A16A15A14A13&16264CS1全部高位地址信号(A19-A13)都作为译码器输入。低位地址信号(A12-A0)接到6264的地址引脚。6264的地址范围=?0—--213-121部分地址译码用部分高位地址信号(而不是全部)作为译码器的输入存储器芯片的每一个存储单元具有多个内存地址,即存储单元与地址编号是一对多的关系。22部分地址译码例A18不参加译码,从而使被选中芯片的每个单元都拥有两个地址。6264的地址范围=?A19A17A16A15A14A13&16264CS1因为6264有13条地址

6、线共8KB,由于A18空闲,剩余14条地址线,可寻址2*8KB。23二、动态随机存储器DRAM特点:存储元主要由电容构成,由于电容存在的漏电现象而使其存储的信息不稳定,故DRAM芯片需要定时刷新。24典型DRAM芯片2164A2164A:64K×1bit(8行×8列)采用行地址和列地址来确定一个单元;行列地址分时传送。共用一组地址信号线地址信号线的数量仅为同等容量SRAM芯片的一半。0001020300h01h02h03hCOLROW存储矩阵252164A的内部结构A0~A7存储矩阵256×256行地址锁存及译码列地址锁存及译码......列放大器...DoutDin控制电路RAS#CAS#

7、WE#26主要引线RAS:行地址选通信号。用于锁存行地址;CAS:列地址选通信号。地址总线上先送上行地址,后送上列地址,它们分别在RAS和CAS有效期间被锁存芯片中。A0-A7:地址线DIN:数据输入DOUT:数据输出WE=0数据写入WE=1数据读出WE:写允许信号27三、CPU与存储器的连接1.1KBRAM与CPU的连接(1)计算出所需的芯片数。(2)构成数据总线所需的位数和系统所需的容量。(3)控制线,数

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。