数电实验五_msi集成组合逻辑电路设计与实验.doc

《数电实验五_msi集成组合逻辑电路设计与实验.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验五（实验性质：设计性学时：2）题目：MSI集成组合逻辑电路设计与实验一、实验目的：学习用MSI进行组合逻辑电路设计的基本步骤，培养用MSI数字组合逻辑分析实际问题和解决问题的能力。二、实验内容：必做内容：（1）数据范围指示器的设计与实验设A、B、C、D是4位二进制数，可用来表示16个十进制数X。设计一个组合逻辑电路，使之能够区分下列三种情况：①0≤X≤4；②5≤X≤9；③10≤X≤15要求用数据选择器和译码器两种方法实现。(2)用3-8译码器附加门电路实现一位全加器。选作内容：要求选用合适的中规模组合逻辑电路实现：（1）码制转换电路的设计与实验设计一个将8

2、421码转换成余3码的电路，要求分别用与非门和4位二进制全加器CT74LS283实现。（2）奇偶位发生器的设计：当四位代码中“1”的个数是奇数时P=1，当四位代码中“1”的个数是偶数时P=0。三、预习报告要求：1。写清题目；2。要写出设计过程3。要画出实验用电路图并标上测试点或符号；4。要画出实验用测试表格（真值表）和本次实验所用器件清单；5。并在测试表格中写出理论值；为在实验中使用。四、参考资料：MSI组合电路器件表型号功能型号功能42BCD-十进译码器1552线-4线译码器）48BCD-七段译码245八双向总线发/收器（3S）854位比较器2474线-七段

3、译码器1383线-8线译码器253双4选1选择器（3S）1518选1选择器3488线-3线优先编码器1534选1选择器（双）83全加器1544线-16线译码器多路转换器14710线-4线优先编码器（BCD）