基于内存地址映射的并行交织器的改进算法-论文.pdf

基于内存地址映射的并行交织器的改进算法-论文.pdf

ID:57924486

大小:252.64 KB

页数:4页

时间:2020-04-14

基于内存地址映射的并行交织器的改进算法-论文.pdf_第1页
基于内存地址映射的并行交织器的改进算法-论文.pdf_第2页
基于内存地址映射的并行交织器的改进算法-论文.pdf_第3页
基于内存地址映射的并行交织器的改进算法-论文.pdf_第4页
资源描述:

《基于内存地址映射的并行交织器的改进算法-论文.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第15卷第3期2015年1月科学技术与工程Vo1.15No.3Jan.20151671—1815(2015)03—0240—04ScienceTechnologyandEngineering⑥2015Sci.Tech.Engrg.基于内存地址映射的并行交织器的改进算法徐可茹国宝甘良才(武汉大学电子信息学院,武汉430072)摘要为了使具有高吞吐量特性的并行Turbo码译码得到应用,提出了并行无冲突交织器的数学模型,并由它得到一种改进的内存地址映射(IMM)方案,此方案能快捷高效地将传统的交织器变为并行交织器。仿真结果表明,相比

2、传统的内存地址映射(MM)方案和优化的内存地址映射(OPMM)方案,IMM方案更加快速高效。在执行效率方面,IMM的效率比MM和OPMM分别提高了约96%和16%;在延时方面,IMM的延时比MM和OPMM分别降低至1/129和1/10。关键词并行交织器无冲突内存地址映射Turbo码译码中图法分类号TN911.22;文献标志码ATurbo码以接近香农限的优异性能已经被不同行交织器,但同时也带来阻碍Turbo码纠错及难以的移动通信标准所采用,如UMTS、HSDPA和优化的问题。文献[8—10]提出了基于并行判决条LTE⋯。交织器的

3、设计是决定Turbo码性能的关键件得到的无冲突交织器,但其性能会随着具体的交因素,性能优良的交织器能提高低重输入信息序列织映射函数的变化而变化。文献[11,12]提出了一编码后的输出码重,减小输出码字之间互相关性,从种基于MM方法的退火算法,用交织映射函数来设而优化了Turbo码的距离谱,提高了Turbo码的计内存映射,进而达到并行交织的目的,但其计算复性能。杂度较高。文献[13]提出了一种基于OPMM方案为了适应高速率通信系统的要求,具有高吞吐的并行交织算法,较退火算法复杂性有所下降,但带量特点和分块并行译码结构的Turbo

4、码被提了出来了优化搜索过程延时较大的问题。来。但由于交织器的随机性,在Turbo译码的交织本文提出了一种基于IMM方案的并行交织器过程中分块处理可能会产生同一时隙存储器访问冲实现算法,通过以下两种方法来加快内存地址映射突的问题(如图1所示),所以必须将并行无冲突准进程。首先,在一个映射周期内,最大限度的提高进则引入并行交织器的设计中。行并行无冲突交换数据的个数,减少搜索次数。其IllI次,把不同内存模块的相同位置下的数据作为初始交换数据进行交换,缩短重映射周期。_\一1方案设计IlIl访问冲突1.1理论分析对于基于内存映射的并

5、行无冲突交织器来说,图1存储器访问冲突任意的交织映射函数7r(·),都可以找到一种内存Fig.1Memoryaccessconflict映射方案。对于内存映射函数p(·)应满足:当前,国内外对这方面的相关研究也一直持续Q(i+tL)≠Q(i+vL)、着。文献[2-_4]结合不同并行处理技术,提出了电Q[7r(i+f)]≠Q[7r(i+)]、‘路和系统方面的改进,以实现高吞吐量的Turbo码其中,0

6、块的长度,并且Ⅳ是的倍数。Lxl表示不大于的最大整数。2014年9月12日收到国家自然科学基金(61072041)资助为并行度,表示总共有个子内存模块。为了使内第一作者简介:徐可。E—mail:xuke221221@163.eOlll。存映射函数满足(1)式,本文按如下方案进行设计:将每帧中的数据按照原顺序及交织顺序分别写入读矩阵w和写矩阵中,读写矩阵均为L×M阶矩阵,然后对两矩阵做相应的处理,使得Q函数满足3期徐可,等:基于内存地址映射的并行交织器的改进算法241式(1),最后按照读矩阵顺序读、写矩阵顺序写来完2)初始化i为

7、1,若s为空集,执行步骤5),否成并行交织过程,再由读矩阵顺序写、写矩阵顺序读则执行步骤3)。完成并行解交织过程。并行存储体系结构图如图23)通过分析读矩阵R,位置矩阵c以及集合5,所示。对写矩阵的元素进行并行无冲突元素交换。并且根图2中,通过内存映射函数的搜索算法,得到各据以下三种情况依次进行搜索及元素交换:①若数据的内存地址,保证同一时隙写入的数据分配到C(i,J.)=C(i,:),存在1V(i。,。)=R(i,),不同的子内存模块中,而且同一时隙要读出的数据R(i,)=IV[i。,s()],i,>i,则可进行并行无冲总是

8、从不同子内存模块中读出。内存地址计算单元突交换,(i。,。)与i。,.s()]互换位置,更新位控制读写矩阵中的内容,使得写入数据通过写矩阵按置矩阵C和集合s中的元素;②若C(i,)=相应的地址存储到各个子内存模块中,读出数据则通C(i,),存在W(i。,。)=R(i,),R(

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。