cpld-课程设计实验报告.doc

cpld-课程设计实验报告.doc

ID:57785313

大小:227.50 KB

页数:13页

时间:2020-03-28

cpld-课程设计实验报告.doc_第1页
cpld-课程设计实验报告.doc_第2页
cpld-课程设计实验报告.doc_第3页
cpld-课程设计实验报告.doc_第4页
cpld-课程设计实验报告.doc_第5页
资源描述:

《cpld-课程设计实验报告.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、郑州交通职业学院《CPLD/FPGA应用》课程设计报告课程设计题目:基于FPGA用VHDL语言设计汽车尾灯所属系别电子信息工程系专业班级11大专电子信息工程技术1班姓  名学  号指导教师撰写日期2012年6月基于FPGA用VHDL语言设计汽车尾灯一、设计任务与要求1.1.设计目的假设汽车尾灯两侧各有3盏指示灯,设计其控制功能如下:1.汽车正常行驶时指示灯都不亮;2.汽车右转弯时,右侧一盏指示灯亮;3.汽车左转弯时,左侧一盏指示灯亮;4.汽车刹车时,左右两侧其中一盏指示灯亮;5.汽车夜间行驶时,左右两侧的一盏指示灯同时亮,以供照明。1.2

2、.设计目的图1.1顶层设计原理图1.3功能要求正常行驶时所有的灯都不亮,当汽车右转弯时,右侧灯RD1闪烁;左转弯,左侧灯LD1闪烁;刹车时,左侧灯LD2和右侧灯RD2同时亮;夜间行驶时,右侧RD3和左侧LD3同时亮;并不可能出现RD1和LD1同时亮的情况.3.1汽车尾灯主控制模块二、方案设计与论证2.1功能要求正常行驶时所有的灯都不亮,当汽车右转弯时,右侧灯RD1闪烁;左转弯,左侧灯LD1闪烁;刹车时,左侧灯LD2和右侧灯RD2同时亮;夜间行驶时,右侧RD3和左侧LD3同时亮;并不可能出现RD1和LD1同时亮的情况.方案一、应用VHDL进

3、行自顶向下的设计,是采用可完全独立于目标器件芯片物理结构的硬件描述语言。就是使用VHDL模型在所有综合级别上对硬件设计进行说明、建模和仿真。:方案二应用VHDL进行自顶向下的设计。设计程序,生成模块.建立实物模型用实物模型进行观测,看是否可以实现所要求的,是否达到目的。综合以上两个方案第一个比较好,所以选择第一方案三、VHDL程序、模块及仿真波形3.编写应用程序并仿真3.1.1汽车尾灯主控制模块CTRL*数据入口:RIGHT:右转信号;LEFT:左转信号;BRAKE:刹车信号;NIGHT:夜间行驶信号;*数据出口:LP:左侧灯控制信号;R

4、P:右侧灯控制信号;LR:错误控制信号;BRAKE_LED:刹车控制信号;NIGHT_LED:夜间行驶控制信号*程序功能描述:该段程序用于对汽车尾灯进行整体控制,当输入为左转信号时,输出左侧灯控制信号;当输入为右转信号时,输出右侧灯控制信号;当同时输入LEFT和RIGHT信号时,输出错误控制信号。当输入为刹车信号时,输出刹车控制信号;当输入为夜间行驶信号时,输出为夜间行驶控制信号。*程序编辑:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYyys_37ISPORT(LEFT,RIGHT,BRAKE

5、,NIGHT:INSTD_LOGIC;LP,RP,LR,BRAKE_LED,NIGHT_LED:OUTSTD_LOGIC);ENDENTITYyys_37;ARCHITECTUREARTOFdjb_41ISBEGINNIGHT_LED<=NIGHT;BRAKE_LED<=BRAKE;PROCESS(LEFT,RIGHT)VARIABLETEMP:STD_LOGIC_VECTOR(1DOWNTO0);BEGINTEMP:=LEFT&RIGHT;CASETEMPISWHEN"00"=>LP<='0';RP<='0';LR<='0';WHEN"

6、01"=>LP<='0';RP<='1';LR<='0';WHEN"10"=>LP<='1';RP<='0';LR<='0';WHENOTHERS=>LP<='0';RP<='0';LR<='1';ENDCASE;ENDPROCESS;ENDARCHITECTUREART;:仿真波形图如下:3.1.1生成模块3.2时钟分频模块SZ*数据输入:CLK:时钟输入信号;*数据输出:CP:尾灯闪烁触发信号;*程序功能描述:本模块用于尾灯的闪烁控制,首先定义一个八位的标准逻辑位矢量数据类型,用于时钟上升沿的累加,将八位的标准逻辑位矢量数据的第五位

7、作为尾灯闪烁触发信号输出。*具体操作:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYyys_37ISPORT(CLK:INSTD_LOGIC;CP:OUTSTD_LOGIC);ENDENTITYyys_37;ARCHITECTUREARTOFyys_37ISSIGNALCOUNT:STD_LOGIC_VECTOR(7DOWNTO0);BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENCOUN

8、T<=COUNT+1;ENDIF;ENDPROCESS;CP<=COUNT(3);ENDARCHITECTUREART;波形仿真图3.2.1生成模块3.3右侧尾灯控制模块RC*数据入口:CLK

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。