LDO线性稳压器中CMOS带隙基准电路的设计.pdf

《LDO线性稳压器中CMOS带隙基准电路的设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、仪器仪表用户旦经验童鎏旦doi：10．3969／j．issn．1671—1041．2010．01．033LDO线性稳压器中．CMOS带隙基准电路的设计谢亚伟。张睿(合肥工业大学微电子设计研究所，合肥230009)摘要：设计了一款应用于LDO线性稳压器的高性能CMOS带隙基准=＆+(VrInn)(1+-b--)(3)电路．详细分析了它的工作原理，并给出了具体电路、仿真波形以及分13析数据。该电路的主要特点是采用双PN结串联和基极电流补偿的结式中，的温度系数a／aT可看作是负常数，又与绝对构。并引入衬底电压产生电路。具有很

2、好的温度特性和很高的电源抑制温度成正比，通过选择合适的n、R2、R3就可以得到零温度系比。当温度从一40—125℃变化时。温度系数约为37ppm／℃；同时，其数，且该结果与电阻的温度系数无关。电源抑制比(PSRR)为76．3dB。此外。该电路还可为LDO中其它电路模块提供PTAT电流。1．2本文的设计考虑实际电路中运算放大器不可避免地存在一定的失调电压关键词：带隙基准；LDO稳压器；温度系数；电源抑制比中图分类号：TN47文献标识码：B，在图1电路中，运放的输入失调电压会使输出电压产生误差J【。实际的基准输出为：0引言

3、，、随着便携式电子产品的日趋普及，产品中新的应用层出：砚+l、1+K3，)(VrInn—Vos)(4)不穷，功能变得越来越复杂，但是其大小却日趋小巧轻薄，这从式(4)可以得知，为了不降低输出基准电压的性能，运对电源管理芯片提出了越来越严格的要求。由于LDO线性稳放的输入失调电压应尽可能小且不依赖于温度的变化。本设压器具有结构简单、抗干扰、低功耗、低噪声和高PSRR(电源计采取了一些措施，在电路和版图中加以补偿，尽可能地减小抑制比)等特性，因而它在便携式电子产品中获得广泛应失调电压V。的影响。首先，在运放中采用大尺寸MO

4、S管，并仔用¨儿。带隙基准是线性稳压器的重要模块，基准电路不仅细选择版图的布局使得失调最小。其次，将两个双极晶体管Q，为LDO稳压器中的其他电路模块提供与电源和工艺无关、受和Q：的集电极电流比率m设计得大些，使得vv=温度变化影响极小的基准电压，并且提供精确稳定的偏置电VIn(mn)。第三，电路的每个分支可以采用两个PN结串联结流J。它的精度和稳定性直接影响LDO的性能，是决定LDO构，将△增加一倍。则式(4)变为：精度的主要因素之一。所以研究与设计高精度和稳定的带隙，、基准电路对LDO有着十分重要的意义。V=2VB+

5、l＼1+芸托兰l(2VTInmn—V。。)(5)3，为满足LDO稳压器对精密电压基准的需求，本文设计了无论对于正的或负的温度系数的量，零温度系数的基准一款基于标准CMOS工艺，采用双PN结串联和带基极电流补电压都依赖于双极晶体管的特性参数。本电路采用标准CMOS偿结构的带隙基准电路，并引入衬底电压产生电路，这样改善N阱工艺，考虑到与工艺的兼容性问题，PNP晶体管采用纵向了基准电压源的电源抑制特性，提高了基准电压源的精度。结构，N阱中的P+作为发射极，N阱本身作为基极，而P型衬底作为集电极，一定是接到最低电位(通常为地)

6、上。l工作原理及设计考虑1．1带隙基准电路工作原理2具体电路设计与实现带隙基准的基本设计思想：就是找到一个正温度系数的本文的带隙基准电路是基于LDO稳压器的低功耗、低噪电压和一个负温度系数的电压，让它们以一定的比例系数相声、高PSRR等特性而设计的，具体电路如图2所示。从图中可加，从而得到一个零温度系数的基准。双极晶体管的基极一以看出，电路分为运算放大器、Bandgap(带隙基准)核心电路、发射极电压，或者更一般的说，PN结二极管的正向电压，具有基极电流补偿电路和衬底电压产生电路4个主要部分。负温度系数；而工作在不同电

7、流密度下的两个晶体管的基极由于带隙基准电路对带宽和增益的要求并不严格，放大一发射极电压差，表现出正温度系数特性。利用得到的正、负器的增益在40dB到60dB之间，带宽在1MHz以下，因此一般的温度系数电压，来设计实现零温度系数的基准电压。图1所示两级运算放大器均能满足要求；同时为了实现低功耗，运算放是利用这个原理实现温度补偿的带隙基准JL。大器采用了非常简洁的结构，如图2(b)所示，由一级简单的PMOS管做输入，电流镜为负载的差分输入放大器和一级共源级放大器连接组成。运算放大器采用PMOS管作为输入管是因为可以获得更大

8、的放大器共模输入范围和较小的1／f噪声。同时根据设计考虑，增大PMOS输入管的w与L的尺寸及负载管的栅长L，可以进一步减小运放的输入失调电压和1／f噪声。2．1运算放大器电路2．2带隙基准核心电路图1带隙基准基本电路结构示意图在图2(a)中。VPNP2～VPNP22和R7一R35构成了本文图1中运算放大器使电路处于深度负反馈状态，