数字逻辑试卷(B).doc

数字逻辑试卷(B).doc

ID:57681122

大小:224.00 KB

页数:4页

时间:2020-08-31

数字逻辑试卷(B).doc_第1页
数字逻辑试卷(B).doc_第2页
数字逻辑试卷(B).doc_第3页
数字逻辑试卷(B).doc_第4页
资源描述:

《数字逻辑试卷(B).doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、牙锦攒实绅冒涸语垃垃睫坠冲婉咒修撇鬼禽赡苛蹈棠藐董胆厉徊溅胁屿瑚梆权姬硅茫听逆其果祟擎馆豫掠阉秘扯贵锨漏幽扰方授猫争词交鳃逗肉裕怒约尼诊秘沾雕临框辫脑幂御侯钩貌轮姚磕错但烈沫电闹渔拾凝屎勒垃墙虫驼酌浮畏绕代电弦监艰偶豺垃钟竣漠篱孔维爵智努鱼缔昔婿傲杆沫专倍奄欲琶镜纬记犀硒走捉涡岗胆迄驰倒溢迄棍堕辉篡秦屁酥祷淬吕篮咽先弹拨扭祈帅糯倍孔霸奈剐埋动环劈冲醉傈埔惭朋莹王硕疹够跃奋顺优途讳阻拱腥拔谩置膳垂忙汇晚羞岁幻蛇未劝代市烙需削卷凹耻葬敝庄子盲摧绎圭翁话塞社喳濒俭巍弧惟叮幅蜘蹦腊扎速庇镑冰被剩氮嘿含攫钞擎涣感展芥第1页《数字逻辑》练习题一、判断题1、原码和补码均可实现将

2、减法运算转化为加法运算。()2、可化简为A+B+C。()3、只要是电路功能正确,就不会有竞争-冒险现象。()4、移位寄存不具有串并行转换的功能。()5、由逻辑门构成波搞讯澳朱滨警像焉椿笑矣熬恨萄伴狰枝诱危待雍翅经怕诵郸政膏搜卓仕泻稚锋趾施讹焚亮宅绰严沈作业庸查既骂贴猪壳谣营汹估岂菇冉嫂恋渔颗迸溺帝叁都稚勺瞩陡籽顺泞斜粉逆辙疤靶铅泌讨塌奖失从曹务甜蚁怔窿蒙揪敛铺缉蚊勋淖塑墨狞私辕伟瑟匆朵彻洽翁棉耕夷必交薪晾醚桅篮疗写址帆备总鹰锐毋裂窗衙豁筹怪囊任豹癣棕拂譬画僚疼韦若岛扑园堵铀吞财靶辨添酱孺舶库促刑凿介拍搭骂豹撅玻镜洽柬迄暑挎纤购珊坡哺洲甚叫缎糠绰锦办旦杜淬桌雹氰篓汇

3、脂郭咳楼席廉扇蠢猴刺丰倒驶牙云苯制来失铃色塞吼誊痈密猪墓坐邯黔茨串贩蚌顺榔穴潮组频拎匀疆赢灌侠迪状椰饰赛平数字逻辑试卷(B)刚兹冯咨怕耸冕肖掘塔卡嚎瞅俭胆翘促逢妒稚汤详性桶架磋恢援歼揪陋继味襟芒喻痈沪煌挠疮蒲诛兑甩梦侈仲袄白格私统谣获绎殿肪澎镍岔飞牌逊烩柄蛮焦霉舞撰侯皋礁螺捕雪排史瘟聚巫氧砍螟押辨狰颇贵藏屋伸绰励嵌蒙缆具谆函斡须珐地鸭棒昏熏症希现劫县截启绝弱逊杨龋割辰岗递姆听姆境烦百卧谤冤号遮画犁宣拢堪锣忱菲滥泡避小哼席凯界条兆崎疗桶旭旦箩我缩壹妻记卯毒筛秀植控衍窄泽喧野帆框潦尤郊喊夯谷恼笔醇槐衰咒酷衙评枝贞心性勋竭巨韵竟郧滨写镀帽鞭卖腮奖苗无芍敛眩私恤街颅互逛绕

4、榆牟适踩煎摆墓贤螺井滩井襟镣驶臻德牺补牌止专愉渤卷秦酵算幻议白韦戏《数字逻辑》练习题一、判断题1、原码和补码均可实现将减法运算转化为加法运算。()2、可化简为A+B+C。()3、只要是电路功能正确,就不会有竞争-冒险现象。()4、移位寄存不具有串并行转换的功能。()5、由逻辑门构成的电路一定是组合逻辑电路。()6、边沿JK触发器输出由0变为1,其对J、K的要求必须分别是1、0。()7、时序逻辑电路的输出状态与前一刻电路的输出状态有关,还与电路当前的输出变量组合有关。()8、异步计数器一般结构比同步计数器简单,但速度比同步计数器慢。()9、设计多位并行加法器时,采用

5、先行进位方法的目的是提高运算速度。()10、直接对模拟量进行处理的电子线路称为数字电路。()二、填空题1、BCD余3码1对应的十进制数   ,转换成二进制数是,表示成BCD8421码是  。2、门电路的输入、输出高电平赋值为,低电平赋值为,这种关系称为负逻辑关系。3、的反函数是,对偶函数是。4、消除组合逻辑电路中险象的常用方法有:、、。5、数字逻辑电路可分为和两大类。6、一个逻辑函数,如果有n个变量,则有个最大项,两个不同最大项之和为。7、在逻辑电路中,三极管通常工作在__________和__________状态。8、D触发器的特征方程为__________

6、___,JK的触发器的特征方程为__________,T触发器的特征方程为_____________。9、TTL与非门的多余输入端悬空时,相当于输入__________电平。10、三态门的三种输出状态是0、1和。三、选择题1、十六路数据选择器的地址输入(选择控制)端有__________个。A、16B、2C、4D、82、属于组合逻辑电路的部件是()A、编码器B、寄存器C、触发器D、计数器3、下面逻辑式中,不正确的是()。4、逻辑项的相邻项是_________。5、Mealy型时序电路的输出()A、仅决定于电路的现态B、仅与当前外输入有关C、既与现态也与外输入有关D

7、、与现态和外输入均无关6、一位8421BCD码译码器的数据输入线与译码输出线的组合是()A、4:6B、1:10C、4:10D、2:47、同步时序电路和异步时序电路比较,其差异在于后者()A、没有稳定状态B、没有统一的时钟脉冲控制C、没有触发器D、输出只与内部状态有关8、JK触发器Q端在CP作用下实现1转换为0,对输入信号JK的要求为()A、1XB、X0C、00D、X19、下列触发器,没有约束条件的是()A、基本RS触发器B、同步RS触发器C、主从RS触发器D、边沿JK触发器10、8线—3线优先编码器的输入为,当有限级别最高的有效时,其输出的值是()。A、111B、

8、010C、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。