集成电路设计基础Ch13动态恢复逻辑课件.ppt

集成电路设计基础Ch13动态恢复逻辑课件.ppt

ID:57186936

大小:1.07 MB

页数:93页

时间:2020-08-02

集成电路设计基础Ch13动态恢复逻辑课件.ppt_第1页
集成电路设计基础Ch13动态恢复逻辑课件.ppt_第2页
集成电路设计基础Ch13动态恢复逻辑课件.ppt_第3页
集成电路设计基础Ch13动态恢复逻辑课件.ppt_第4页
集成电路设计基础Ch13动态恢复逻辑课件.ppt_第5页
资源描述:

《集成电路设计基础Ch13动态恢复逻辑课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成电路设计基础王志功东南大学无线电系2004年第13章CMOS动态恢复逻辑电路13.1C2MOS电路13.2预充电—放电逻辑13.3预充电技术的改进—多米诺逻辑13.4多米诺逻辑的发展13.5逻辑树中的寄生现象13.6多输出多米诺逻辑第13章CMOS动态恢复逻辑电路CMOS电路有许多优点。但一般认为,与NMOS相比有两大缺点:CMOS电路的速度比NMOS低。理由是根本性的。因为任何一级倒相器至少有两只管子,一只P管和一只N管,它们的栅极是连接在一起的,输入电容加倍,前级的充放电就慢多了。CMOS电路所需的器件数多。一个倒相器要2只管子。一个逻辑电路需要设计两套逻辑函数,分别

2、传送原函数和其补函数。因而,CMOS电路的逻辑冗余度较高。这不仅浪费了硅片面积,而且增加了不少互联任务,使性能降低。第13章CMOS动态恢复逻辑电路(续)为了克服这两个缺点,人们作了很多研究。伪NMOS电路就是在这个指导思想下产生的。它只采用一个P管作为上拉负载,以代替全互补标准CMOS电路中的P阵列逻辑。但它带来一些类似NMOS倒相器所具有的那些缺点。增加了静态功耗,提高了输出低电平,降低了噪声容限。CVSL为CMOS电路的实现,提出了一些新的概念,P管可用N管来等效,利用反馈来转化。从而带来一些新的优点。如,整个逻辑树都是N阵列,可以发挥N—Well工艺的优势。利用差分逻

3、辑可以简化电路。可以同时提供原量和非量两种输出。但也带来一些新的缺点,如,增加了功耗,降低了速度。第13章CMOS动态恢复逻辑电路(续)DSL电路在速度上有较大的改进,可以同NMOS电路相匹敌。然而功耗是增加了。必须指出,上述分析与比较都是以静态CMOS电路为准的。从七十年代后期起,一批动态CMOS电路崛起,无论是面积、速度,还是功耗,都远比静态电路优越,因而获得广泛的应用。13.1C2MOS电路日本人在计算器生产方面一直是领先的。七十年代后期,日本人想把他们拿手的计算器电路改造为SRAM电路,设计低功耗的CMOSSRAM。日本的CMOS研究中心是设在东芝公司的半导体部。东芝

4、公司在研制CMOSSRAM芯片的过程中发现,在存储器芯片中,许多电路不是一直在工作的,如,行译码器,列译码器,读出放大器,I/O控制电路等等,都只需要在较短的时间间隔内工作,只需要在时钟控制下周期性工作。因而这些电路没有必要在不同期间消耗功率。为此,把这些电路的基本单元——倒相器,都加以时钟控制。在时钟有效期间,倒相器工作,允许消耗功率。在时钟期外,倒相器不工作,也不消耗电源。从而发明了时钟CMOS电路(ClockedCMOS),简称为C2MOS电路。13.1C2MOS电路(续)如图13.1所示:该电路是在静态CMOS电路的基础上加了2个由时钟控制的门.在P阵列,由控制,在N

5、阵列由控制.这就意味着电源电压Vdd和Vss并不是一直加在逻辑电路上的。只有当=1,=0时,N管与P管全打开,把电源Vdd和Vss加到组合逻辑电路上,获得CMOS静态恢复逻辑。时序图指出,这个与非门的输出F仅仅在时钟时刻,即=1,才能反映出F=。在=0时刻,P管和N管全截止,逻辑电路上没有电源,从而没有功耗。图13.1图13.113.1C2MOS电路(续)东芝公司用这种C2MOS电路不仅研制了4KSRAM,8KSRAM,还设计了16bitp。C2MOS电路的最大优点是:把芯片中不工作的部分,通过时钟将电源切断,这对p、RAM等这类芯片来讲,是有重大实用价值的。利用C

6、2MOS电路也可以用作三态门。然而,发明C2MOS电路的意义在于,它开创了动态CMOS逻辑的新时代。一批高性能的动态CMOS电路出现并逐步主宰着整个CMOS电路。13.2预充电——放电逻辑预充电——放电技术是动态逻辑电路中最重要的一种技术,已得到了广泛地使用。在讨论这项技术之前,有必要了解一些背景。13.2.1BellLabs对动态电路的研究把芯片中不使能的部分切除电源以节省功耗,这一种设计思想并不仅仅是东芝公司的。大约在七十年代中期,BellLabs的专家们早已使用了这种概念。但东芝公司将这一概念落实到单元逻辑电路,门电路,因而产生了C2MOS门。BellLabs的权威B.

7、T.Murphy认为,VLSI正向亚微米发展。在亚微米电路工艺可以实现的时候,人们应当有能力设计一种100MIPS的p器件。设计这样的器件,最大的限制因素是功耗。显然,先进的p应用CMOS电路来制造。故BellLabs从七十年代中期开始,就致力于设计CMOSp。13.2.2预充电——放电逻辑(续)1)1976年,BellLabs研制了一种8/16位的p,定名为Bellmac-8。这是一种8位和16位兼容的p,是面向软件要求设计的,它有如下特点:支持用高级语言调用有效的编译器。支持多种存储器组织

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。